CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .77 .78 .79 .80 .81 5582.83 .84 .85 .86 .87 ... 33646 »
  1. isjtc

    0下载:
  2. Use serial programming examples matlab GUI implementation, Independent component analysis for image processing, Realize image watermarking, de-noising, plus noise and other functions.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:4kb
    • 提供者:fyqdwg
  1. ass

    0下载:
  2. FPGA sine wave, 让DE1学生版输出模拟信号。(analog ouput by DE1 developing board)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:1.54mb
    • 提供者:leejohannes
  1. divide

    0下载:
  2. 使用Verilog硬件描述语言编写的分频功能,语言代码简短明了(Frequency division function)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:172kb
    • 提供者:Sunshine7337
  1. uart

    0下载:
  2. FPGA的串口通信 v 文件,直接编译就可以串口通信了,波特率9600(FPGA serial communication, V file)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:1kb
    • 提供者:shishi21
  1. fenjao_v20

    0下载:
  2. Matlab for beginner students will help, Matlab to achieve user-friendly, Contains the eigenvalue and eigenvector extraction, the training sample, and the final recognition.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:4kb
    • 提供者:tuilunhanbai
  1. FPGA设计实战演练(逻辑篇)- ch9 - 设计仿真

    0下载:
  2. i find something important
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:450kb
    • 提供者:zly123
  1. 010

    0下载:
  2. its very important to learn
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:660kb
    • 提供者:zly123
  1. senjou-V6.7

    0下载:
  2. Based on piecewise nonlinear weight value Pso algorithm, Matlab wavelet analysis on complex, Realization of 10 digital audio recognition progra.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:8kb
    • 提供者:fengfiuting
  1. SHA256

    0下载:
  2. 该文件提供了哈希函数资料及代码实例,以供大家参考。(The file provides hash function data and code examples for your reference.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-13
    • 文件大小:12.79mb
    • 提供者:云子
  1. fft

    0下载:
  2. 因此,即便使用ISR而不是HWI,他的中断延时也是蛮大的,因此,我想知道,对于这种强实时的应用如何考虑,裸跑我认为可能比SYS/BIOS还要好一些。(Square brackets ( [ and ] ) identify an optional parameter. If you use an optional parameter, you specify the information within the brackets. Unless the square brac)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:172kb
    • 提供者:zchzch
  1. 5223

    0下载:
  2. A very useful program, Accuracy can reach 98%, ofdm system simulation including 16qam modulation fft windowing modules plus cp.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:7kb
    • 提供者:heiyanyie
  1. gvnpp

    0下载:
  2. Contains two clients receive link-level communications program, Based on wavelet transform digital watermarking algorithm matlab code, LCMV optimization design array signal processing.
  3. 所属分类:VHDL/FPGA/Verilog

« 1 2 ... .77 .78 .79 .80 .81 5582.83 .84 .85 .86 .87 ... 33646 »
搜珍网 www.dssz.com