CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .80 .81 .82 .83 .84 5585.86 .87 .88 .89 .90 ... 33646 »
  1. dengjingdu

    0下载:
  2. 等精度测量,频率越高精度越高,每一秒取一次数,然后经过乘除法实现,FPGA功能前更大的。还用到STM32 SPI通信(The accuracy of measurement, the higher the frequency accuracy is high, every second to take a number, then after multiplication and division, FPGA function more. STM32 SPI communications are
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:38.42mb
    • 提供者:dasdsadas
  1. fenpin51

    0下载:
  2. 任意整数分频器,输出方波可调占空比(已仿真下板子验证)第一个系数为分频系数,第二个为高电平所占整个方波的比例(Arbitrary integer frequency divider, output square wave adjustable duty cycle (has been simulated under board verification), the first factor for the frequency division coefficient, the second fo
  3. 所属分类:VHDL/FPGA/Verilog

  1. SourceCode

    0下载:
  2. 生成非标视频行场同步信号及锯齿波驱动电机(Generating non-standard video line field synchronous signal and sawtooth wave drive motor)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-13
    • 文件大小:3.05kb
    • 提供者:1sdfesdfs
  1. ADC

    0下载:
  2. vhdl analog digital converter
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:1kb
    • 提供者:scuk
  1. LSFR

    0下载:
  2. 线性反馈移位寄存器通常用于实现数据压缩电路中的基于循环冗余码校验的特征分析,应用于需要用伪随机二进制数的应用中。基于vivado的程序设计(Linear feedback shift registers are usually used to perform signature analysis based on cyclic redundancy check in data compression circuits, and are applied to applications requir
  3. 所属分类:VHDL/FPGA/Verilog

  1. FIFO_1

    0下载:
  2. 利用FIFO模块实现不同时钟模块间的传输(The transmission between different clock modules is realized by using FIFO module)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-13
    • 文件大小:3.1mb
    • 提供者:KING IN NORTH
  1. DAC

    0下载:
  2. 这是一段基于FPGA的dac转换代码。欢迎大家下载测试使用。(This is a section of FPGA based DAC conversion code. Welcome to download, test, use.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:1.28mb
    • 提供者:nichengshi
  1. Xilinx-FPGA-PCIE-Linux驱动程序

    0下载:
  2. Xilinx-FPGA-PCIE-Linux驱动程序.rar(Xilinx-FPGA-PCIE-Linux.rar)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:35kb
    • 提供者:anthor
  1. 计算器3

    0下载:
  2. 基于51单片机 4*4矩阵 实现简单加减乘除,(The realization of a simple add, subtract, multiply and divide)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:44kb
    • 提供者:xbcml
  1. labassin1

    0下载:
  2. assignment in verilog 3
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:780kb
    • 提供者:kgp
  1. 基于FPGA的等精度频率计的设计

    0下载:
  2. 基于FPGA的频率计,采用的方法为等精度。(Frequency meter based on FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:265kb
    • 提供者:juese
  1. ac_acquire

    0下载:
  2. ads127l01串联模式,串联了两个芯片,此时最大采样率不能用。osr的值为 01,10,11.(Ads127l01 series mode, in series with two chips, at this time the maximum sampling rate can not be used. The value of OSR is 01, 10, 11.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:1kb
    • 提供者:纷飞血
« 1 2 ... .80 .81 .82 .83 .84 5585.86 .87 .88 .89 .90 ... 33646 »
搜珍网 www.dssz.com