CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .78 .79 .80 .81 .82 5583.84 .85 .86 .87 .88 ... 33646 »
  1. VGA RefComp

    0下载:
  2. vga显示源码,官方提供示例,有vhdl基础的人更容易看懂,刚学习vhdl会偏难(VGA display source code, the official example, there are VHDL based people easier to understand, just learning VHDL will be difficult)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:104kb
    • 提供者:铭刻
  1. ekwgd

    0下载:
  2. Signal Processing ESPRIT method, Dual-line interpolation FFT harmonic analysis kaiser windows, Least-squares algorithm to fit a three-dimensional plane.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:9kb
    • 提供者:fentanhen
  1. hm012

    0下载:
  2. Clustering analysis based on Euclidean distance, Achieve a grayscale image and further control for video surveillance, Noisy pulse correlation detection signal.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:7kb
    • 提供者:siukengfai
  1. uikuh

    0下载:
  2. Mainly for data analysis and statistics, Prediction Error Method for Parameter Identification - the idea of relaxation, Classic GLCM texture calculation method.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:3kb
    • 提供者:faimunqeifen
  1. verilog.tar

    0下载:
  2. please check the english descr iption.(an counter example written by verilog.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:26kb
    • 提供者:xiaodong han
  1. ddr2_module

    0下载:
  2. 设计的DDR2的verilog代码.改代码实现读取DDR2的数据。(the code for DDR2.It is used for reading the data of DDR2)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-18
    • 文件大小:3kb
    • 提供者:fuyhfut
  1. asyn_fifo_204b_28

    0下载:
  2. 通用性异步fifo,性能非常好,推荐给大家(unverisal asyn fifo)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:2kb
    • 提供者:ethanzhuochan
  1. Vivado Reference Design R1

    0下载:
  2. vivado FPGA verilog VHDL
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-14
    • 文件大小:2.22mb
    • 提供者:didin
  1. eiush

    0下载:
  2. Based on multi-document image obtained combining technique, Consider shadow rain attenuation and multipath effects Rapid expansion of random spanning tree algorithm.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-12
    • 文件大小:4.7kb
    • 提供者:lunnanghiupei
  1. OTU_SOHMUX

    0下载:
  2. cctv otu soh mux source
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-14
    • 文件大小:2.32kb
    • 提供者:seckim1
  1. OTU_RXBLK

    0下载:
  2. cctv otu rx block source
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:1kb
    • 提供者:seckim1
  1. kdw_tsohcnt

    0下载:
  2. cctv otu top source source block
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-28
    • 文件大小:1kb
    • 提供者:seckim1
« 1 2 ... .78 .79 .80 .81 .82 5583.84 .85 .86 .87 .88 ... 33646 »
搜珍网 www.dssz.com