CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .15 .16 .17 .18 .19 5620.21 .22 .23 .24 .25 ... 33646 »
  1. BKA264

    0下载:
  2. Verilog - Brent-Kung Adder 32-bits
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:9kb
    • 提供者:ody
  1. CSA464

    0下载:
  2. Verilog - Combinational part of Carry-Save adder, 4 operands 64-bits
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:7kb
    • 提供者:ody
  1. HCA464

    0下载:
  2. Verilog - Descr iption of a 4 operand 64-bit Hans-Carlson adder
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:11kb
    • 提供者:ody
  1. I2C

    0下载:
  2. FPGA实现I2C通信功能模块,实现了I2C通信可移植(FPGA realize I2C communication function module)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-22
    • 文件大小:207kb
    • 提供者:skyue23214265
  1. QSYS

    0下载:
  2. sopc系统,应用Qsys的应用程序,以便于新手学习(To achieve real-time operation of the system, to help newcomers just to understand)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:3.49mb
    • 提供者:xuanyuan312
  1. Verilog_HDL教程

    0下载:
  2. verilog HDL入门语法资料,适合FPGA初学者的一本电子书。(Verilog HDL Introductory Grammar data)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:2.79mb
    • 提供者:zedder
  1. uart_test

    0下载:
  2. 基于FPGA 的sparten-6 AX-309片内串口uart通信例子(FPGA sparten-6 AX-309 uart connection example)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:377kb
    • 提供者:小也先生
  1. i2c_master

    0下载:
  2. verilog i2c master rtl+testbench 转自特权同学(verilog i2c master rtl+testbench)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:3kb
    • 提供者:Teray
  1. i2c_slave

    0下载:
  2. Verilog i2c slave rtl + testbench 仿真ok(Verilog i2c slave rtl + testbench)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:8kb
    • 提供者:Teray
  1. adder

    0下载:
  2. 进位加法,实现两个数的相加功能,可以扩展到多位数相加(Carry addition, to achieve the addition function of two numbers, can be extended to the number of add)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:252kb
    • 提供者:凌风ts
  1. fpga-hash-table-master

    0下载:
  2. FPGAs based hash table
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:35kb
    • 提供者:DoubleP
  1. MUT32

    0下载:
  2. MUT32 pipelined VHDL code
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:117kb
    • 提供者:DoubleP
« 1 2 ... .15 .16 .17 .18 .19 5620.21 .22 .23 .24 .25 ... 33646 »
搜珍网 www.dssz.com