资源列表
Control
- Datapath Controller verilog code
MemControl
- Memory Controller verilog code.
hbfir
- 31阶半带滤波器，源代码，调用ram实现了多路复用，目前测试了八路-31order,halfband fir ,multi-channel
iir
- 八阶巴特沃兹iir数字滤波器，四个二阶节，verilog代码实现，多路分时复用-batterworth，iir，8order，four second order section
DA_filter_in_xilinx
- Xilinx distributed arithmetic FIR filter basics.
FPGA_fir
- FPGA/CPLD设计数字滤波器（FIR和IIR），已经仿真测试-FPGA/CPLD design digital filters (FIR and IIR), has simulation test
base_4_fft
- 基4FFT原理及MATLAB实现，基本原理，编程思想等-base——4 FFT principle and MATLAB implementation, the basic principles of programming ideas, etc.
FIR_filter_based_on_fpga_in_VHDL
- 主要介绍基于FPGA的FIR滤波器的实现及其设计文档，VHDL语言-It introduces the realization and design documents FPGA-based FIR filters, VHDL language
TEXTIO_in_vhdl_sim
- VHDL仿真中的TEXTIO及其应用,介绍、定义、仿真-TEXTIO VHDL simulation and its applications, introduction, definition, simulation
SGDMA_dispatcher
- SGDMA包含以下特性： l 根据描述符进行中断使能 l 包传输长度限制 l 视频帧缓冲驻留 l 不对齐存储器访问 l 静态和可编程突发处理 l 数据位宽高达1024-bit l 独立的收发描述符缓冲 l 支持64-bit地址 (必须使用 Qsys 12.1或之后的版本) l 4GB缓冲传输 l 可编程跨越（以字为单位） l 可编程添加描述符 l 用户可定制功能（提高逻辑和存储器利用率）-SGDMA includes the following f
ds18b20_ip
- DS18B20芯片的FPGA驱动，采用的语言是verilog。-DS18B20 chip FPGA driven language used is verilog.
DE2_70_CAMERA
- 这是基于de2-70的d5m摄像头控制还可以在vga上输出640x480的图像 -This is based on d5m camera control de2-70 can also output a 640x480 image on the vga