CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .33 .34 .35 .36 .37 5838.39 .40 .41 .42 .43 ... 33646 »
  1. crc32

    0下载:
  2. 基于Verilog语言描述的CRC32生成和校验电路。连续或间断地4位并行数据输入,实时产生CRC32结果。-CRC32 generation and checking circuits based on Verilog language descr iption. Continuously or intermittently four parallel data input, real-time produce CRC32 result.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.36kb
    • 提供者:zhang
  1. qam16-TX

    0下载:
  2. 基于Altera MAX10 FPGA的QAM16发送端设计代码,其中采用了MAX10 Fir滤波器IP核。供相关设计人员参考,或者进一步咨询本人。-Based on Altera MAX10 FPGA design of QAM16 the sender code, which uses the MAX10 Fir filter IP core. Related reference for designers, or further consultation himself.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:22.19kb
    • 提供者:zhang
  1. scr

    0下载:
  2. 这是一个用verilog编写的基于IIC接口的控制eeprom的程序代码。程序经过验证是正确的。对不了解IIC的人来说是很好的资料。-This is based on the control eeprom IIC interface program code written in a use verilog. Program proven to be correct. IIC do not understand people who are very good information.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:13.74kb
    • 提供者:晨风
  1. Memory-to-store-data

    0下载:
  2. Memory to store variable amount of data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.09kb
    • 提供者:mohsin
  1. rilog code

    0下载:
  2. These are my verilog code.
  3. 所属分类:VHDL编程

    • 发布日期:2015-10-19
    • 文件大小:1.73kb
    • 提供者:hasan110904
  1. no

    0下载:
  2. My verilog codes.l vdkvmomvemcmemekmkem
  3. 所属分类:VHDL编程

    • 发布日期:2015-10-19
    • 文件大小:1.73kb
    • 提供者:hasan110904
  1. counter

    0下载:
  2. thses are my own verilog code.i did tis code at the begining of my university life.
  3. 所属分类:VHDL编程

    • 发布日期:2015-10-19
    • 文件大小:1.73kb
    • 提供者:hasan110904
  1. codes

    0下载:
  2. my codes....................................................................................................
  3. 所属分类:VHDL编程

    • 发布日期:2015-10-19
    • 文件大小:1.73kb
    • 提供者:hasan110904
  1. soft_hdmi

    0下载:
  2. 模拟adv7619 hdmi 4k视频输出信号-Analog adv7619 hdmi 4k video output signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-12-13
    • 文件大小:1kb
    • 提供者:毕宏伟
  1. traffic_control

    0下载:
  2. 使用verilog语言编写的双向交通信号控制灯程序,通过状态机转换实现车行道和人行道功能,以cyclone IV系列开发板做为应用平台。-Verilog language using two-way traffic signal control lights procedures, driveway and sidewalk functions via a state machine transition to cyclone IV Series development board as the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.49mb
    • 提供者:郑俊哲
  1. jiaotongdeng

    0下载:
  2. 基于FPGA的简易交通灯设计,该设计有两个方向的灯,分别有红绿黄三种灯,两个方向交替通行-FPGA design is based on simple traffic light, which is designed with two directions of light, respectively, three red, green and yellow lights, traffic in both directions alternately
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:723.27kb
    • 提供者:刘乙麟
  1. spartan-ethernet

    0下载:
  2. 以太网 ethernet UDP传输源码, 实测好用-Ethernet ethernet UDP transmission source, found handy
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.77mb
    • 提供者:peisongwei
« 1 2 ... .33 .34 .35 .36 .37 5838.39 .40 .41 .42 .43 ... 33646 »
搜珍网 www.dssz.com