CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .97 .98 .99 .00 .01 5902.03 .04 .05 .06 .07 ... 33646 »
  1. udp_ip_stack_latest.tar

    0下载:
  2. 用FPGA实现UDP/IP协议传输,有很多版本,可以参考参考-FPGA implementation using UDP/IP protocol to transfer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.84mb
    • 提供者:朱诗迪
  1. mips

    0下载:
  2. 一个单周期流水CPU的实现,其中mips4.vhd是顶层文件-A single cycle CPU
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.52mb
    • 提供者:乔嘉林
  1. DIVIDER

    0下载:
  2. 大家好,我是复旦大学的研究生。本资源是一个基于VHDL语言的M位除以N位的除法器。其中M/N ,商M位,余数是N位的。以Moim设计验证和验证。压缩包里有除法器的源文件和testbench。可加入工程,直接测试。鄙人测试都是无错误的。愿尊驾下载后,积极评价,以便于相互交流,学习。O(∩_∩)O谢谢.2015年5月7日于芬兰,图尔库。-Hello everyone, I am a graduate student at Fudan University. This resource is base
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.85kb
    • 提供者:ljt
  1. bist

    0下载:
  2. this the good program for math-this is the good program for math
  3. 所属分类:Maple

    • 发布日期:2017-04-29
    • 文件大小:20.52kb
    • 提供者:abo
  1. GD1t0BvM0fqW4J1ryj1h6gp3dp3d

    0下载:
  2. this the good program for math-this is the good program for math
  3. 所属分类:Maple

    • 发布日期:2017-04-30
    • 文件大小:59.9kb
    • 提供者:abo
  1. SOC_Code

    0下载:
  2. 加法器,原码补码乘法器,ROM设计,PC计数器等的VHDL详细代码-The source-code complement adder, multiplier, ROM design, such as PC counter of VHDL code in detail
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:92.2kb
    • 提供者:dangkan
  1. d_clock

    0下载:
  2. 基于QUARTUSII,电子时钟,可用,VHDL以及原理图。-Based QUARTUSII, electronic clock, available, VHDL and schematic.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:10.9mb
    • 提供者:barbossa
  1. source

    0下载:
  2. 10阶iir滤波器量化系数如下 Qb1 = 18 75 194 354 499 558 499 354 194 75 18 Qa1 = 1024 -673 1886 -608 1043 -92 223 17 19 2 0 可以根据以上数据更改系数移植-10 order iir filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.38kb
    • 提供者:李谦
  1. m

    0下载:
  2. 本设计实现了一个12级m序列发生器,包含源文件及其测试文件。-This design has realized a level 12 m sequence generator, and the test file contains the source file.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:602byte
    • 提供者:米彦逢
  1. et

    0下载:
  2. 基于FPGA的自动售饮料机。通过状态机对投放硬币进行控制,并在quartus9.0中进行了仿真,有完整仿真文件。-The beverage vending machines based on FPGA.Put a coin control based on state machine, and the simulation is carried out in quartus9.0, a complete simulation file.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:468.24kb
    • 提供者:李慎
  1. twoto10

    0下载:
  2. 实现从自然二进制码到8421BCD码的转换-Transition natural binary code to 8421BCD code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:127.76kb
    • 提供者:常盛杰
  1. 1602screen

    0下载:
  2. 实现用FPGA驱动1602显示屏显示字符的程序-Implemented in FPGA-driven character display program 1602
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:319.4kb
    • 提供者:常盛杰
« 1 2 ... .97 .98 .99 .00 .01 5902.03 .04 .05 .06 .07 ... 33646 »
搜珍网 www.dssz.com