CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .59 .60 .61 .62 .63 5964.65 .66 .67 .68 .69 ... 33646 »
  1. jishufenpin

    0下载:
  2. 通用的奇数分频方法,Verilog中非常有效的分频方法!-GM s odd division method, Verilog very effective method of division!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:42.95kb
    • 提供者:付涛
  1. motorPlcj

    0下载:
  2. 基于fpag开发的对移动机器人控制程序,主要是使用PID算法,实现对电机的控制,还有对里程计数据的处理。-Fpag development based on mobile robot control program, main is to use PID algorithm, the control system for the motor, and the odometer data processing.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.24mb
    • 提供者:胡中华
  1. NCO

    0下载:
  2. 卫星导航接收机 数控振荡器NCO模块 verilog程序完整版-verilog program about satellite navigation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:349.33kb
    • 提供者:liulaiwang
  1. 12_DEMO_N-

    0下载:
  2. FPGA 开发板LED灯初始化调试程序,开发板键盘初始化,检验开发板硬件是否能正常运行-FPGA board LED lights testing and keyboard testing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-14
    • 文件大小:21.25mb
    • 提供者:陈晨
  1. Router

    0下载:
  2. 5 Pin Router with Virtual Output Queues 32 bit arbiter optional encoder and decoder also included along with priority encoder-5 Pin Router with Virtual Output Queues 32 bit arbiter optional encoder and decoder also included along with priority encode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:3.49kb
    • 提供者:Yak
  1. lfsrset

    0下载:
  2. Linear Feedback Shift Register
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.26kb
    • 提供者:Yak
  1. baugh_wool

    0下载:
  2. Baugh Wooley Multiplier
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.08kb
    • 提供者:Yak
  1. bfm

    0下载:
  2. Bus Functional Model Design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.57kb
    • 提供者:Yak
  1. bzfad

    0下载:
  2. BZFAD Code in Verilog Possible Bugs
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1kb
    • 提供者:Yak
  1. bzfadmultiplier

    0下载:
  2. BZFAD MUltiplier Code In Verilog Possible Bugs
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.51kb
    • 提供者:Yak
  1. Preemptive_answer

    0下载:
  2. 代码是多路抢答器,抢答精度极高,程序简单-primitive_answer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:711.13kb
    • 提供者:杨丽鲜
  1. Viterbi_Decoder

    0下载:
  2. viterbi decoder for convolution encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.28kb
    • 提供者:ahmedsamy
« 1 2 ... .59 .60 .61 .62 .63 5964.65 .66 .67 .68 .69 ... 33646 »
搜珍网 www.dssz.com