CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .62 .63 .64 .65 .66 5967.68 .69 .70 .71 .72 ... 33646 »
  1. account

    0下载:
  2. 一个电话计费器程序的实例,里面有文档说明相关信号的定义。-An example of a telephone billing procedures, there is documentation of the definition of the relevant signal.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:163.89kb
    • 提供者:张林
  1. clock

    0下载:
  2. 基于Verilog的多功能数字钟,看代码最好用quartus软件打开看。结合说明文档看。-Multi function digital clock based on Verilog, look at the code is best to use quartus software to open to see. Combined with the documentation see.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:182.5kb
    • 提供者:张林
  1. uart_fifo

    0下载:
  2. FPGA与PC的串口通信代码,使用了FIFO作为数据的缓存。-FPGA and PC serial communication code, use the FIFO as cached data.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.26mb
    • 提供者:shimmy_lee
  1. 8B10B

    0下载:
  2. 以太网PHY层中的组成部分 8B10B编码器-Part of the Ethernet PHY layer in 8B10B encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.7kb
    • 提供者:MR_shang
  1. led

    0下载:
  2. LED呼吸灯硬件编程语言 Verilog 实现占空比变化LED灯缓慢点亮和熄灭的效果-LED Breathe
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.19kb
    • 提供者:zhuqiwei
  1. uart_8

    0下载:
  2. 用verilog描述的串口通信接口,主体为接收机和发送机两个模块-Serial communication interface with Verilog descr iption, subject to a receiver and transmitter module two
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.6kb
    • 提供者:MR_shang
  1. uart_an_jian

    0下载:
  2. verilog描述的串口,能够接收数据,发送数据采用按键触发-Verilog descr iption of the serial port, receive data, send data using the trigger button
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.78kb
    • 提供者:MR_shang
  1. AD5623

    0下载:
  2. AD5623可编程基准源串行程序,还有波形测试截图-SPI for AD5623
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:9.41mb
    • 提供者:xiadafang
  1. juanjima

    0下载:
  2. 关于MATLAB语言的卷积码的编码与维特比译码-About convolution coding MATLAB language code and Viterbi decoding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:8.63kb
    • 提供者:wss
  1. miller

    0下载:
  2. verilog miiller编解码,包含test banch文件-verilog miiller codecs, including test banch file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.1kb
    • 提供者:Sichengkiu
  1. Day-1-Training-Material

    0下载:
  2. OneSpin培训资料 OneSpin用于做断言验证。-OneSpin training material is used to study assertion verification in ASIC design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.72mb
    • 提供者:Xihu
  1. Day-2-Training-Material

    0下载:
  2. OneSpin培训资料 ASIC设计领域,OneSpin用于做断言验证。-OneSpin training material can help user study assertion verification method in ASIC design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-03
    • 文件大小:14.35mb
    • 提供者:Xihu
« 1 2 ... .62 .63 .64 .65 .66 5967.68 .69 .70 .71 .72 ... 33646 »
搜珍网 www.dssz.com