资源列表
TEST
- 这是一段VHDL代码，用于对FPGA开发环境的熟悉。-This is a VHDL .
ROM_test
- 测试ROM的例子用Verilog写的，里面有测试文件，测试通过完全可用！-Examples of test ROM data
wishbone_to_avalon
- wishbone-slave-and-master-to-avalon-bus,是关于wishbone总线和Avalon总线的转换，有实用价值，采用的是verilog编写
clk_div_N
- 程序可以实现时钟的任意偶数分频，使用Verilog语言编写。在quartus ii中得到验证并进行了仿真-Program can be any even divided clock using Verilog language. Been verified in quartus ii and simulation
water_lamp
- 一个基于verilog的流水灯程序，一共有8个灯，到达边沿后自动返回，约束文件对应的是BASYS2的看法版-A water lamp procedures, based on verilog,
LED
- FPGA驱动LED灯循环，代码简单，适合初学者，内有Modsim文件可直接进行仿真-FPGA-driven LED lights cycle, the code is simple, suitable for beginners, there Modsim files can be directly simulated
VHDL
- 先设计序列发生器产生序列：1011010001101010；再设计序列检测器，检测序列发生器产生序列，若检测到信号与预置待测信号相同，则输出“1”，否则输出“0”，并且将检测到的信号的显示出来。-First design sequence generator sequence: 1011010001101010 redesign sequence detector to detect sequence generator sequence, if the same signal is dete
DDS
- 基于FPGA的用VHdl硬件语言实现的直接数字合成(DDS)。-FPGA hardware with VHdl of DDS-based language.
verilog-traffic
- 模拟一个简单的十字路*通灯（各个只有红绿黄灯，没有转弯灯）。交通灯一共有4 个状态，一是倒计时60 秒，同时亮南北方向绿灯、东西方向红灯；二是倒计时5 秒，同时数码管闪烁显示‘0’，同时亮南北方向红灯、东西方向黄灯；三是倒计时30 秒，东西方向亮红灯、南北方向绿灯；四是倒计时5 秒，数码管闪烁显示‘0’，东西方向亮黄、南北方向红灯。四个状态循环就构成了一个简单的交通灯（未了降低难度，我们设计简化交通灯，与真实情况不太一样）。-Simulate a simple intersection tra
automusic
- 基于VHDL语言自动音乐播放器，使用惠灵顿公司的FPGA器件，可以实现两首音乐手动切换，以及音符数码管同步显示-Based on VHDL automatic music player, use Wellington s FPGA devices, you can achieve two music manually switch, and notes synchronized digital display
EPM1270_PWM
- EPM1270_FPGA的PWM波发生程序-the PWM wave generation program of EPM1270_FPGA
mul
- 使用Verilog实现的原码4位数的移位乘法器-Using Verilog to realize the original code 4 bit shift multiplier