CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .74 .75 .76 .77 .78 5979.80 .81 .82 .83 .84 ... 33646 »
  1. CPLD

    0下载:
  2. epm 570 cpld 跑马灯程序 希望对大家能有点用-epm 570 cpld Marquee program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:37.91kb
    • 提供者:陈晶
  1. vhdl-bjq

    0下载:
  2. 用vhdl语言编写表决器程序,通过代码实现来实现,采用三种实现方式。-Voting procedures used to write vhdl language code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:229.6kb
    • 提供者:秦娜娜
  1. ADC

    0下载:
  2. ADC IMPLEMENTATION IN FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.12mb
    • 提供者:Maddy
  1. songer2

    0下载:
  2. 电子琴演奏电路,内置3首音乐,可以选择单曲循环和顺序播放,也可切换到手动弹奏-Playing keyboard circuit, built three music, you can single cycle and the order of play, but also can switch to manual play
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:595.89kb
    • 提供者:卢仁清
  1. Verilog-code-for-finding-GCD

    0下载:
  2. State machine implemented in verilog to find GCD of two 8 bit numbers. Two files are included (module and its testbench)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.36kb
    • 提供者:sumeshp1
  1. usb_host-usb-fpga

    0下载:
  2. 基于FPGA的Verilog语言设计的USB程序,适合初学者-Verilog language based on the FPGA design of USB application, suitable for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:27.37kb
    • 提供者:xiaofei
  1. vgatest

    0下载:
  2. VGA的verilog实现,适合初学者理解其行同步和场同步的基本原理-VGA' s verilog realization, suitable for beginners to understand the basic principles of its horizontal sync and vertical sync
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:840byte
    • 提供者:陈谋奇
  1. Fisheye_Correction_v2

    0下载:
  2. 基于DE2-115的鱼眼畸变矫正verilog实现,具有拍照即存储照片功能,通过VGA输出实时的矫正后的图像-Based DE2-115 fisheye image distortion correction verilog realized that store photos with a camera function, real-time via the VGA output after correction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.54mb
    • 提供者:陈谋奇
  1. cpu_1

    0下载:
  2. 用verilog设计五级CPU的框架,需要自己另行补充指令,可作为学生作业和训练内容-Five CPU with verilog design framework, needs its own separate supplemental instruction can be used as student assignments and training content
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.35kb
    • 提供者:陈谋奇
  1. adder_4

    0下载:
  2. 四位加法器的三种实现方法,包括行为级描述、行波进位加法器、超前进位加法器-Three of four adder implementations, including behavioral descr iptions, ripple carry adder, look-ahead adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.5kb
    • 提供者:陈谋奇
  1. counterbasedDPWM

    0下载:
  2. 计数器方式的DPWM,有点简单,1本人是初学者,希望见谅,有更好的一定及时上传-DPWM Counter mode, a little simple, I am a beginner, I hope will forgive me, surely there is a better and timely uploads
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:363.53kb
    • 提供者:D.Clark
  1. transport-light

    0下载:
  2. 提供利用FPGA设计一个简单交通灯的方法。提供原码以及逻辑图的文件-transport light
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:171.84kb
    • 提供者:桃桃
« 1 2 ... .74 .75 .76 .77 .78 5979.80 .81 .82 .83 .84 ... 33646 »
搜珍网 www.dssz.com