CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .24 .25 .26 .27 .28 6029.30 .31 .32 .33 .34 ... 33646 »
  1. First_test_Blinking_LEDs

    0下载:
  2. my first tuto on de1 bored vhdl code blink leds my first tuto on de1 bored vhdl code blink leds my first tuto on de1 bored vhdl code blink leds -my first tuto on de1 bored vhdl code blink leds my first tuto on de1 bored vhdl code blink leds my first
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:528.15kb
    • 提供者:bil
  1. ucf-for-ML402

    0下载:
  2. ucf for mml402 and ise design software.-ucf for mml402.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:15.77kb
    • 提供者:Edward King
  1. flowing-water-light-code

    0下载:
  2. 这是一段基于DE2开发板的流水灯Verilog hdl 代码-This is a based on DE2 development board of flowing water light Verilog HDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:10.88kb
    • 提供者:sishen
  1. FJ8030_fpga.out

    0下载:
  2. 一种关于FPGA系统设计的时钟约束文件,可以直接添加到主模块以减少Unconstraint path-A timing constraints on FPGA system design documents
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.21kb
    • 提供者:sishen
  1. VGA3gray

    0下载:
  2. 基于FPGA的显示器测试图像生成程序,开发平台基于DE2-115,红绿蓝三通道控制像素点的颜色。-FPGA-based image generation display test program, the development platform is based on DE2-115, red, green and blue color channel control pixel.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:253.53kb
    • 提供者:胡亚铭
  1. short_generator

    0下载:
  2. OFDM的短序列verilog语言,802.11a的标准-OFDM short sequence verilog language, 802.11a standard
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.11mb
    • 提供者:
  1. data_64QAM_map

    0下载:
  2. OFDM的64QAM星座映射,测试通过,但在时钟方面有待改进-64QAM constellation mapping of OFDM, the test passes and the clock to be improving
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:505.82kb
    • 提供者:
  1. Counter8bit

    0下载:
  2. This is an 8 bit Up Counter coded using Verilog HDL. Bus width can be edited to your desired specs.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.53mb
    • 提供者:Patrick Go
  1. Accumulator

    0下载:
  2. An 8-bit Accumulator with an adder module in Verilog HDL. You can change the bus width decoding the adder.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.66mb
    • 提供者:Patrick Go
  1. UpDownCounter

    0下载:
  2. This is an Up Down Counter coded in Verilog HDL. You can edit the bus width of this.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6.12mb
    • 提供者:Patrick Go
  1. 2013-06-5

    0下载:
  2. xilinx 嵌入式开发的一个入门的例子,实现m l405开发板led的闪亮。对于初学者有很好的借鉴作用-Examples of embedded development xilinx an entry realize m l405 development board led flashes. For beginners there is a good reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-31
    • 文件大小:12.56mb
    • 提供者:chenhui
  1. UpDownCounter_FSM

    0下载:
  2. This code is an Up Down Counter in FSM using Verilog HDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.36kb
    • 提供者:Patrick Go
« 1 2 ... .24 .25 .26 .27 .28 6029.30 .31 .32 .33 .34 ... 33646 »
搜珍网 www.dssz.com