资源列表
vhdl-2008-just-the-new-stuff-systems-on-silicon-.
- vhdl language descr iptor is included
VHDL-Handbook
- vhdl handbook, definition, example, using
example3
- 加/减法8进制计数器，其中包括时钟信号、使能信号、加减控制信号、复位信号、三位输入和一位进位位。-Add/subtraction of 8-band counter, including the clock signal so that it can signal, addition and subtraction control signal, reset signal input and a three-bit binary.
VHDLpracticalcourse
- EDA设计的常用语言VHDL的语法及应用的描述和实现，是VHDL语言的实用教程。-EDA design common language syntax and application of VHDL descr iption and the realization of VHDL language is a practical course.
adder_2
- 这是一个加法器模块，实现用户所需要的加法功能-This is an adder module, the user needed to achieve additive function
ALU8
- ALU算术逻辑单元，8位，含源程序以及仿真后的波形图-ALU arithmetic logic unit 8, including source code, as well as post-simulation waveform
bxfsq
- 用VHDL代码实现的0-40000任意分频,具体分频数可以自己参考进行修改.并用matlab写好各种波形图的MIF文件,然后实现FPGA的一个多功能波形生成器! (平时的课程设计)-Achieved using VHDL code 0-40000 arbitrary frequency, the specific sub-frequency reference can be modified. Matlab written by a variety of waveforms of MIF fil
7Aud4Fib
- 描述了 erilog的 功能和需要的一个很好很强大的教程 对大家一定偶很大的帮助-Erilog describes the functions and needs a good tutorial is very strong for all of us of great help to a certain dual
LCD
- 用Verilog HDL 语言写的在LCD液晶上显示文字的源程序-Verilog HDL language used in the LCD liquid crystal display of the source text
DE2_70_NIOS_pass_data_to_task
- nios传值应用代码， nios传值应用代码，-nios application of value pass
wyshizhong
- 24 60 60时钟程序 用VHDL硬件编程语言实现的24进制60进制60进制时钟程序-24 60 60 clock procedures VHDL hardware programming language used to achieve the 24 M 60 M 60 M clock procedures
Hardware_Speedup_DSP_FPGA
- 现场可编程门阵列（FPGA）已经不再单纯应用在芯片与系统之间的直接互联层，在软件无线电（SDR）中，FPGA逐渐用做通用运算架构来实现硬件加速单元，在降低成本和功耗的基础上提升性能表现。SDR调制解调器的典型实现包括通用处理器（GPP）、数字信号处理器（DSP）和FPGA。而且，FPGA架构可以结合专用硬件加速单元，用来卸载GPP或DSP。软核微处理器可以结合定制逻辑，扩展其内核，也可以将分立的硬件加速协处理器添加到系统中。此外，还可将通用布线资源放在FPGA中，这些硬件加速单元可以并行运行，进