资源列表
Xilinx_simulation 对于掌握Xilinx公司自带的仿真工具Isim有很大帮助
- 对于掌握Xilinx公司自带的仿真工具Isim有很大帮助-It s will be helpful for you to get hold of Isim of Xilinx.
2011年电子设计大赛e题《简易数字信号传输分析仪》
- 2011年电子设计大赛e题《简易数字信号传输分析仪》verilog源代码，实现后端采样同步时钟-E Electronic Design Contest 2011 problem " simple digital signal transmission analyzer" verilog source code sample to achieve the back-end clock synchronization
iic 用verilog语言写的FPGA iic驱动程序
- 用verilog语言写的FPGA iic驱动程序，实现对存储器的读写，有需要的可以下载看看哦！-Language used to write verilog FPGA iic driver to achieve the memory read and write, there is a need can be downloaded to see Oh!
Regs071221068.六到三十二位译码器
- 六到三十二位译码器，verilog语言书写,decoder，6 to 32， verilog
systemc-2.2.0.这个是systemC在VC下编译后的文件
- 这个是systemC在VC下编译后的文件，响应的运行时 include systemc-2.2.0\src systemc.h 都文件。并且建立项目时 把SystemC.lib加入项目中即可编译SystemC,This is the systemC after VC complie, you can include the systemc-2.2.0\src systemc.h file and add SystemC.lib to your project .
opb_vga.EDK下的用户IP核
- 一个EDK下的用户IP核，进行OPB总线到VGA的转换,EDK under a user IP core, the OPB bus to VGA conversion
ds18b20.ds18b20的Verilog程序
- ds18b20的Verilog程序，经测试验证可以使用。注意此版本为DALLS DS18B20而不是DS1820,注意加5K上拉电阻。,ds18b20 the Verilog process can be used to verify by testing. Note that this version rather than DALLS DS18B20 for DS1820, the attention of Canadian 5K pull-up resistor.
divider.8位的除法器
- 8位的除法器。用VHDL语言进行设计实现。,8-bit divider. With VHDL design languages.
ASCII-to-HEX.ASCII码转十六进制数
- labview程序：ASCII码转十六进制数，非常实用的程序,labview procedures: ASCII code to hexadecimal number, a very useful procedure
actel FPGA JTAG电路 周立功开发
- actel FPGA JTAG电路 周立功开发 ,actel JTAG
基于DAC0832的示波器显示电路(FPGA)
- 基于DAC0832的示波器显示电路(FPGA),DAC0832 on the oscilloscope display circuit (FPGA)
DE2_SD_Card_Audio.DE2上SD卡的读写代码
- DE2上SD卡的读写代码，应用环境quartus ii,DE2 on SD card to read and write code