CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .75 .76 .77 .78 .79 32080.81 .82 .83 .84 .85 ... 33646 »
  1. pinlv

    1下载:
  2. 用stm32测fpga输出的频率,带宽可达1Hz-1MHz-Stm32 with the frequency of fpga output, bandwidth of 1 Hz-1 MHz
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-28
    • 文件大小:1kb
    • 提供者:易易
  1. TLV5618

    0下载:
  2. TLV5618 DA转换程序 怎样用Verilog语言实现。-TLV5618 DA Converter, how to use Verilog language realize it。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-01-09
    • 文件大小:1kb
    • 提供者:郑茂
  1. TEST3

    1下载:
  2. T0发出周期为2S的脉冲,T1做计数器计数,并动态扫描显示计数脉冲数。-Given period of 2S T0 pulse, T1 do counter, and dynamic scanning display count pulses.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-04-21
    • 文件大小:1kb
    • 提供者:陈凯源
  1. hx711

    5下载:
  2. 基于FPGA用verilogHDL语言设计的HX711驱动程序,本人设计,驱动成功-a code used for move hx711,which based on FPGA by verilogHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-03-31
    • 文件大小:1kb
    • 提供者:Gevy
  1. key_test

    1下载:
  2. verilog HDL编写的在quartusii环境下的24秒倒计时代码-verilog HDL the quartusii environment in the 24 seconds countdown code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-10
    • 文件大小:1kb
    • 提供者:马海林
  1. s2p

    0下载:
  2. 使用verilog编写的串转并源代码,4位输入,带有输入使能,输出置位-S2P code in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-26
    • 文件大小:1kb
    • 提供者:AricSnow
  1. USBUART0

    1下载:
  2. c8051f350的串口通信程序,发送单个字符串-c8051f350 serial communication program, send a single string
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-02-20
    • 文件大小:1kb
    • 提供者:songjun
  1. encrypt

    0下载:
  2. 完成汽车用HITAG2加密方式,用verilog完成-Completed the automotive HITAG2 encryption completed, with verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-07-04
    • 文件大小:1kb
    • 提供者:liwenyi
  1. ad9854_z1_first

    1下载:
  2. ad9854的xilinx代码,verilog代码,调试通过的-ad9854 xilinx code, Verilog code, debugging through
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-01-18
    • 文件大小:1kb
    • 提供者:朱明明
  1. 10101-sequence-detector

    0下载:
  2. 课程设计之10101序列检测器的Verilog 实现-10101 sequence detector
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-24
    • 文件大小:1kb
    • 提供者:陈俊辉
  1. screw

    1下载:
  2. 基于FPGA的串行数据加解扰代码,用VHDL实现,可跑400M的速度。-FPGA-based serial data plus descrambling code using VHDL, and can run 400M speed.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-22
    • 文件大小:1kb
    • 提供者:覃才俊
  1. diff_coding

    0下载:
  2. 在通信系统中,需要进行各种调制,比方说bdpsk,而该调制需要进行差分编码-bdpsk differential,to peap the modulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-05-11
    • 文件大小:1kb
    • 提供者:薛雪雪
« 1 2 ... .75 .76 .77 .78 .79 32080.81 .82 .83 .84 .85 ... 33646 »
搜珍网 www.dssz.com