CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .87 .88 .89 .90 .91 2792.93 .94 .95 .96 .97 ... 4323 »
  1. TrafficLight

    0下载:
  2. 交通灯系统,基于VHDL语言描述,文件内有系统设计要求和完整代码-Traffic light system, based on VHDL descr iption of the system design requirements and a complete code within the file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:628.27kb
    • 提供者:wjc
  1. VHDL

    0下载:
  2. 硬件描述语言,关于十进制计数器的,有四位和八位的-Hardware descr iption language, the decimal counter, four and eight
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:858byte
    • 提供者:洪加男
  1. pingponggames

    0下载:
  2. 乒乓球游戏机的设计,采用VHDL语言编写,有完整的设计要求,以及系统的实现完整代码-Table tennis game design using VHDL language, complete the design requirements, as well as the realization of the complete code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1017.83kb
    • 提供者:wjc
  1. 6

    0下载:
  2. vhdl 语言实现的交通信号灯,红灯18秒,黄灯2秒,四个方向循环变换。-vhdl language implementation of the traffic lights, red light 18 seconds, yellow for 2 seconds, cyclic transformation of the four directions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:312.75kb
    • 提供者:maidi
  1. clock

    0下载:
  2. vhdl语言实现的时钟功能的quartus工程。在FPGA上运行可以得到时钟效果,并有调节功能。-vhdl language to achieve clock quartus project. Can get the clock running on the FPGA results, and regulatory function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.18mb
    • 提供者:maidi
  1. verilog-code

    0下载:
  2. 都是verilog代码:多路选择器代码,储存器代码,时钟分频器代码,串并转换电路代码,香农扩展运算代码,ram代码。-MUX code and REGISTER code clock divider code string conversion circuit code, Shannon extended op code, the ram code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.33mb
    • 提供者:ponyma
  1. vg

    0下载:
  2. 通过vhdl编程实现利用vga显示横向、纵向的彩条码。和棋盘形码-By vhdl programming the vga display horizontal and vertical color bar code. And board barcode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.18kb
    • 提供者:sun
  1. traffic

    0下载:
  2. DE2_traffic_light(in verilog source code)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:702byte
    • 提供者:Ercan Kerim
  1. Matching

    0下载:
  2. 在FPGA的平面规划中实现pin与buffer之间的最优化匹配,实现所有的路径最短。-In FPGA design, realize the matching between pins and buffers by finding the shortest path for all the pins.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:233.13kb
    • 提供者:angela
  1. eda

    0下载:
  2. 基于EDA开发设计的VHDL语言描述的音乐发声器-EDA development and design of the VHDL language descr iption of the music sound
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:717.93kb
    • 提供者:李勋
  1. Frequency-tester

    0下载:
  2. 数字频率计,能自动测试输入方波脉冲的频率,通过LCD1602显示,是用Verilog HDL写的-Digital frequency measurement,Can automatic testing input square wave pulse frequency, through the LCD1602 shows, it is to use Verilog HDL write
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:7.7kb
    • 提供者:豪哥
  1. watch

    0下载:
  2. 基于DE-2的数字跑表设计,并带两种显示功能-DE-2-based digital stopwatch design, with two display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.43kb
    • 提供者:chenzhiwei
« 1 2 ... .87 .88 .89 .90 .91 2792.93 .94 .95 .96 .97 ... 4323 »
搜珍网 www.dssz.com