资源列表
AM_restored
- DDS正弦信号生成，可以用于生成正弦信号，实现调制。-DDS sine signal generator can be used to generate sine signal modulation.
time-of-clock
- 单片机中实现一个时钟的代码可以设置定时时间，-dan pian ji zhong shi xian yige shi zhong de daim a
verilog(pdf)
- 北京大学微电子系的verilog课程讲义，pdf格式，非常经典。-the course outline of verilog course in Peking University.
System_Verilog_for_Verification
- System Verilog for Verification
arm-uart-pro
- arm uart实验指导书，实用的基础教程实验
mm
- 简单的74161的实验，完成功能仿真以及相关的实验测试，测试可以使用-experiment with SN74161 and simulator
hdlsrc
- ofdm transceiver code
FPGA0
- SRAM读写时序，先读入一串数据，然后再实现输出-SRAM write and read
LCD12864english
- VHDL控制液晶显示模块，显示英文字符，用LCD12864显示英文-VHDL control the LCD module, display the English characters display English LCD12864
Chapter3
- about or code in VHDL
experiment
- 西门子的流水灯 实测ok 重在方法 移位指令实现的-Siemens water lights measured ok focuses on the shift instruction
alu
- module alu (ina,inb,ALU_BUS,S,cout,y,clk) input[7:0] ina input[7:0] inb input ALU_BUS,clk input[2:0] S output cout output[7:0] y reg cout reg[7:0] y always @(posedge clk) begin if(ALU_BUS) begin case(S)