资源列表
bank_manage
- 实现自动排队并完成叫号，设置一个排号按键，以及四个柜台用消号按键。当按下叫号键时，1.若队列不满，LCD显示"Your No.is 01!"的字样。2.若队列已排满，LCD显示"The queue is full,please wait"的字样。当按下消号键时，1.若队列无人，LCD显示"Sorry,the queue is empty!"的字样。2.若队列有人，蜂鸣器响，LCD显示如"No.01 come to No.1window,please!"的字样。-Automatic queuing
jisuanqi
- 简单的计数器，可以乘除加减运算，可以连续的坐加减乘除运算-Simple counter, multiplication and division addition and subtraction operations, addition, subtraction operation can be continuously sitting
miaobiao
- 秒表，可以计小时分钟和秒钟，可以有暂停功能-Stopwatch, you can count the hours, minutes and seconds, you can pause
shumaguan
- 数码管显示，一种很好的数码管显示方法，很简单-Digital display, digital display method for a good, simple
1602
- 超声波 仿真 在数码管上的显示，有源码，仿真图-chaoshengbi fangzhen
fir
- 串行乘法累加结构的FIR滤波器电路，FIR的滤波过程就是一个信号逐级延迟的过程-Serial multiply-accumulate structure of the FIR filter circuit, the FIR filtering process is a signal to the process step by step delay
726
- pci-726 采集卡编程源码 vb源码用于 采集卡-pci-726 采集卡编程源码
count_zj
- 基于FPGA的数字锁相环中环路滤波器的设计-FPGA digital PLL loop filter design
Verilog
- Verilog基础知识,很有用，pdf版本，适用于初学者 -Verilog basics
or2000pl
- openrisc200源码，来自open core-Openrisc200 source code,from open core
ex
- 自己写的一个程序 verilog 电子设计大赛20-Himself wrote a program Verilog Electronic Design Contest 2011
counter60
- 六十进制计数器的VHDL源程序代码，很实用-Six decimal counter VHDL source code, very useful