CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .11 .12 .13 .14 .15 2816.17 .18 .19 .20 .21 ... 4323 »
  1. 10_ps2_keyboard_test

    0下载:
  2. ps2键盘输入测试程序,verlog代码实现-ps2 keyboard input test program, verlog code to achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:3.54kb
    • 提供者:李刚
  1. led_nios2_control

    0下载:
  2. 利用noise核,控制LED灯的亮灭,altera系列FPGA的SOPC设计程序。-Noise core, to control the LED light bright off the the altera series FPGA and SOPC design process.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.08mb
    • 提供者:姬奇
  1. test_uart2

    0下载:
  2. 可以实现串口收发,能够通过数码管显示从PC机上输入的数据-Serial transceiver, the number of input data from the PC through the digital display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:664.96kb
    • 提供者:李刚
  1. read_file_test

    0下载:
  2. VHDL读写文件范例,仿真专用,验证通过-Examples of VHDL to read and write files, simulation-specific, verified by
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:661byte
    • 提供者:覃才俊
  1. screw

    1下载:
  2. 基于FPGA的串行数据加解扰代码,用VHDL实现,可跑400M的速度。-FPGA-based serial data plus descrambling code using VHDL, and can run 400M speed.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-22
    • 文件大小:1kb
    • 提供者:覃才俊
  1. uart8bit

    0下载:
  2. 串口通信verilog ml605开发板实现代码-Ml605 development board, serial communication Verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:711.67kb
    • 提供者:lu jie
  1. my_apll_calcoeff

    0下载:
  2. 在设计锁相环时,二阶环路滤波器的系数设计极为重要,本程序可以用于FPGA设计锁相环时计算所需的参数。-It is important to calculate a tow order loop filter,when designing a phase locked loop.This program can be used in designing a phase locked loop based FPGA or DSP directly.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1017byte
    • 提供者:gl
  1. I2c

    0下载:
  2. integreated circuit for serial communication on the chip
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:29.48kb
    • 提供者:rajesh
  1. test

    1下载:
  2. 利用VHDL 编程AD9910 产生DDS -Use of the VHDL programming AD9910 DDS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:408.78kb
    • 提供者:helen
  1. RTL-files

    0下载:
  2. ahb2apb bridge top module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:11.09kb
    • 提供者:chikri
  1. caitiao

    0下载:
  2. 彩条发生器的源程序,适合电子通信的eda课程设计。-The source of the color bar generator, suitable for electronic communications the eda course design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:2.41kb
    • 提供者:刘月
  1. AD-conversion-using-LTC1298

    0下载:
  2. AD conversion using LTC1298
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:10.38kb
    • 提供者:kostas
« 1 2 ... .11 .12 .13 .14 .15 2816.17 .18 .19 .20 .21 ... 4323 »
搜珍网 www.dssz.com