资源列表
cortex_m0_mcu_system_synopsys
- cortex m0 mcu system synopsys verilog code
uart
- XILINX参考设计，uart，包括modelsim测试代码-XILINX reference design, uart, including modelsim test code
FPGAMusic
- 基于FPGA的乐曲发生器电路设计，并附有VHDL源码！-FPGA-based music generator circuit design with VHDL source code!
chua_syn
- 采用multisim2000电路软件对蔡氏混沌电路以及蔡氏混沌电路的同步进行实现。-Software used multisim2000 circuit and Chua' s chaotic Chua' s chaotic circuit in parallel circuit to achieve.
vga-controlor-of-gobang-game
- 实现棋盘和游戏开始界面及结束界面的显示，开始界面和结束界面都是256*256大小，棋盘是15*15的棋盘格，还有红色光标。用的是de-2开发板-Interface board and the game began to realize the end of the interface and the display, start and end of the interface is 256* 256 screen size, the board is 15* 15 checkerboard,
dct
- LTE通信中DCT算法的VERILOG实现，给初学者提供参考。-LTE communication VERILOG algorithm DCT implementation, to provide a reference for beginners.
DeMUX_1X8
- Verilog code for 1X8 multiplexer
test3
- 请设计一个4位的位移寄存器，要求如下： 1） 异步复位 2） 同步加载 3） 能够完成左移，右移。位移的方式能够支持算术，逻辑，和循环位移。 4） 完成仿真，证明功能正确。 5） 能看到综合结果。 注： 不需要一个bit的输入位，并行加载即可，输出也采用并行输出 -Please design a 4 bit shift register, requirements are as follows: 1) asynchronous reset 2) syn
fp15
- 这是一个利用VHDL编写的15分频器，只要在源程序中适当改变参数就可以实现你所要的任意分频。-It is written in a 15 divider using VHDL, as long as the appropriate change in the source parameters can be achieved at any point you want to frequent.
Lab-1-First_design
- ALTRA的demo程序，可以用于学习FPGA编程，Cyclone IV GX系列可用。-ALTRA a demo program that can be used to learn FPGA programming, Cyclone IV GX series is available.
61EDA_D721
- 8*8乘法器设计，和大家共享，互相学习，共同进步-8* 8 multiplier design, and for all to share and learn from each other and progress together
DE2_i2sound
- Verilog代码，适合于初学者进行学习，是基于DE2平台的代码。