CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .14 .15 .16 .17 .18 2819.20 .21 .22 .23 .24 ... 4323 »
  1. vhd2vl2

    0下载:
  2. transrator verilog to vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:29.59kb
    • 提供者:minjae
  1. LED.Control

    0下载:
  2. 发光二极管控制 利用LP-2900实验仪Altera模块上的PLD器件,以“流水灯”形式点亮A区的L1~L12共12个发光二极管,即使这12个发光二极管周期性地按照1秒的间隔从左向右依次循环点亮。要求用VHDL语言实现。仿真出控制12位发光二极管依次循环点亮的波形。-LED Control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:29.59kb
    • 提供者:duopk
  1. dsp

    0下载:
  2. DSP Architechture using Verilog. (the concept of the programm differ the original)-DSP Architechture using Verilog. (the concept of the programm differ the original)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:29.59kb
    • 提供者:Ram
  1. pinlvji

    0下载:
  2. 已经调试好的频率计程序,很有用,供大家学习参考!-Frequency meter program has been debugged, useful reference for everyone to learn!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:29.58kb
    • 提供者:里是
  1. term-project

    0下载:
  2. this project is related with Goal of this system is applying some microprocessor knowledge with use C code on the hardware design. This project is calculating the body mass index value of a person on LCD screen and printing the BMI value. Program nee
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:29.5kb
    • 提供者:adem
  1. ps_decoder3_12_80_mod

    0下载:
  2. PS-LDPC码译码器的Verilog程序-PS-LDPC code decoder of the Verilog program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:29.49kb
    • 提供者:王昆
  1. Mealy

    0下载:
  2. mealay model with testbench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:29.48kb
    • 提供者:Junaid
  1. I2c

    0下载:
  2. integreated circuit for serial communication on the chip
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:29.48kb
    • 提供者:rajesh
  1. fpgalunwen

    0下载:
  2. 基于FPGA的乐曲发生器电路设计 附含源代码(quartersii环境下运行)-FPGA-based circuit design of the music generator containing the source code is attached (quartersii environment to run)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:29.47kb
    • 提供者:孙川川
  1. serial_xiangguan

    1下载:
  2. 用verilog编写的一个相关检测的工程,注释比较详细,里面的算法理解起来可能会有一定的难度-Verilog prepared with detection of a related project, more detailed comments, which the algorithm may be understood to a certain degree of difficulty
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:29.47kb
    • 提供者:JackChen
  1. state_logger_v00

    0下载:
  2. State Logger for FSM, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:29.46kb
    • 提供者:IvanB
  1. 译码器

    0下载:
  2. 通过对用硬件描述语言VHDL表示的某个专用部件(如中断控制器、差错控制码编码/译码器,此为译码器)的代码分析,构建它的逻辑结构,加深对相关部件设计技术的理解。 试验平台:MaxPlusII -through the use of VHDL hardware descr iption language said a special components (such as interrupt controllers, error control coding / decoding devic
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:29.45kb
    • 提供者:johnmad
« 1 2 ... .14 .15 .16 .17 .18 2819.20 .21 .22 .23 .24 ... 4323 »
搜珍网 www.dssz.com