CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .16 .17 .18 .19 .20 2821.22 .23 .24 .25 .26 ... 4323 »
  1. RomNCO

    1下载:
  2. 基于NCO的数字控制振荡器。带测试程序,输出12位的COS和SIN波形。-Based on the digital control oscillator NCO. With test procedures, the output 12 of the COS and the SIN waveform.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-10-22
    • 文件大小:29.37kb
    • 提供者:咚咚
  1. FREQUENCY-COUNTER

    0下载:
  2. Frequency counter, it uses the builtin display of FPGA spartan starter kit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:29.36kb
    • 提供者:zabic
  1. mstr_mem32

    0下载:
  2. Master MemoryExamples for MT32 v1.0.0 Rtl core
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:29.36kb
    • 提供者:李晓媛
  1. 一种时钟程序

    0下载:
  2. 一种基于VHDL的超级简单的时钟程序
  3. 所属分类:VHDL编程

    • 发布日期:2009-03-26
    • 文件大小:29.36kb
    • 提供者:ouping@yahoo.cn
  1. zhuangtaiji

    0下载:
  2. 有限状态机及其设计技术是实用数字系统设计中的重要组成部分,也是实现高效可靠逻辑控制的重要途径,本程序为单进程moore型有限状态机底层设计源代码.-This procedure as a single process moore-type finite state machine underlying the design of the source code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:29.35kb
    • 提供者:谭海洋
  1. ALU8

    0下载:
  2. ALU算术逻辑单元,8位,含源程序以及仿真后的波形图-ALU arithmetic logic unit 8, including source code, as well as post-simulation waveform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:29.33kb
    • 提供者:赵剑平
  1. example4

    0下载:
  2. 拨码开关及显示:实现的拨码开关对应显示.-DIP switches and display: implement the DIP switch is visible.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:29.31kb
    • 提供者:YJ
  1. example4

    0下载:
  2. 拨码开关对应数码管显示 几年以前用vhdl写的 -vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:29.3kb
    • 提供者:李志
  1. example1

    0下载:
  2. 实现将时钟信号clk十分频的功能,可通过波形仿真来看效果。-To achieve the clock signal clk is the frequency function is available through the waveform simulation to evaluate the effects.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:29.3kb
    • 提供者:panda
  1. multiply

    0下载:
  2. 乘法器的vhdl语言描述.本人调试已经通过
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:29.29kb
    • 提供者:hjj
  1. example4

    0下载:
  2. 完成 8 位拨码开关对用 0~255 的数位显示。拨码开关从1~8 对应个高位到低位,数码管对应显示 0 到 255 的数值。-8-bit DIP switch 0 to 255 with digital display. DIP switch from 1 to 8 corresponds to a high to low, digital tube display corresponding to 0 to 255 values.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:29.29kb
    • 提供者:panda
  1. EP1C3_12_3_VGAimg

    0下载:
  2. vga图像显示控制器设计,在显示器上显示图像-vga graphics display controller design, and display an image on the monitor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:29.29kb
    • 提供者:林俊杰
« 1 2 ... .16 .17 .18 .19 .20 2821.22 .23 .24 .25 .26 ... 4323 »
搜珍网 www.dssz.com