CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .16 .17 .18 .19 .20 2821.22 .23 .24 .25 .26 ... 4323 »
  1. FULL_UART

    0下载:
  2. UART using FPGA implementation
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:424kb
    • 提供者:VannGT
  1. 串口通讯

    0下载:
  2. 利用FPGA 收发串口数据,可与上位机以及其它芯片通信(Using FPGA to send and receive serial data, it can communicate with the host computer and other chips.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:424kb
    • 提供者:朽木生
  1. code-and-result-for-66myfir

    0下载:
  2. 该附件为一基于VHDL语言的66阶FIR滤波器设计的整个过程和实验测试结果,对于相关开发人员和初学人员有很好的参考价值。-The Annex is a language based on VHDL-order FIR filter design 66 the whole process and experimental results, for the relevant developers and beginners who have a good reference value.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:424.12kb
    • 提供者:zhang
  1. s3esk_picoblaze_pwm_control

    0下载:
  2. picoblaze实现 脉冲宽度调制 SPARTAN3E 500E-picoblaze for Pulse Width Modulation SPARTAN3E 500E
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:424.13kb
    • 提供者:fancyher
  1. xiaomei2

    0下载:
  2. 功放线性化的基带数字预失真方案及其测量电路的实现-Power amplifier linearization with digital pre-distortion based program and its implementation of the measuring circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:424.24kb
    • 提供者:张笑梅
  1. szxszw

    0下载:
  2. 数字钟(4位)的显示计时现显示和带全置位功能的非常完善的时钟设计,设计层次清晰-Digital clock (4) the timing of the display and will now be displayed with full set of clock function very well designed, clear design hierarchy
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:424.28kb
    • 提供者:
  1. sram

    0下载:
  2. 数据存储和读取电路以一个双端口SRAM为中心,用二进制计数器产生存取地址、以十进制计数器产生欲存储的数据,读出的数据经过LED七段译码,送LED数码管显示-Data storage and reading circuit in a dual-port SRAM as the central access address generated using a binary counter to generate For decimal counter data stored, read out th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:424.37kb
    • 提供者:william
  1. fre_counter

    0下载:
  2. 基于FPGA的频率计,超简洁,再测fx=10 KHz的方波时,得到的频率是9.995 KHz ,误差为0.05-Frequency Meter based on FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:424.39kb
    • 提供者:登入
  1. Design_of_Traffic_Light_Controller_Based_on_VHDL.r

    0下载:
  2. :传统的交通灯控制器多数由单片机或PLC来实现,文中介绍了基于VHDL硬件描述语言进行交通灯控制 器设计的一般思路和方法。选择XIL INX公司低功耗、低成本、高性能的FPGA芯片,采用ISE5. X和MODELSIM SE 6. 0开发工具进行了程序的编译和功能仿真。最后给出了交通灯控制器的部分VHDL源程序和仿真结果,仿 真结果表明该系统的设计方案正确。-Traffic light controller is usually developed bymicro p rocesso
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:424.48kb
    • 提供者:li
  1. rs232_verilog

    0下载:
  2. FPGA实现串口通信实验,用verilog实现串口的发送和接收数据-FPGA Implementation of serial communication experiment, the serial port to send and receive data with verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:424.58kb
    • 提供者:zhangkaiwei
  1. B08040825_2_8

    0下载:
  2. 课程设计报告,做的28译码器,很实用,供大家参考-Curriculum design report, do the 28 decoder, it is useful for reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:424.68kb
    • 提供者:sdfsdfsdf
  1. DE2_LCM_CCD

    0下载:
  2. 在DE2上完成简单的数码相机功能,有简单的拍照储存放大曝光度调节功能-Simple DC platform on DE2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:424.72kb
    • 提供者:Scotty
« 1 2 ... .16 .17 .18 .19 .20 2821.22 .23 .24 .25 .26 ... 4323 »
搜珍网 www.dssz.com