CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .19 .20 .21 .22 .23 2824.25 .26 .27 .28 .29 ... 4323 »
  1. Virtex-5-FPGA_DDR2_SDRAM_data

    0下载:
  2. Virtex-5 FPGA实现的高性能 DDR2 SDRAM数据采集,需要对V5有一定基础的人学习-Virtex-5 FPGA DDR2 SDRAM to achieve high-performance data acquisition, the need for V5 have to learn some basic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:425.97kb
    • 提供者:apple_rao
  1. verilab_dvcon2012_uvm_cooper

    0下载:
  2. Getting Started with UVM by Verilab
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-30
    • 文件大小:426kb
    • 提供者:tangoprj
  1. FPGA_红外遥控系统设计

    0下载:
  2. 上电后我们的设计会发一次我们给定的数据码,然后在接受模块会接受到其发送的数据并在数码管上显示出来,之后我们可以用我们我的遥控键盘来发送数据,接收模块接收显示出来.(After power up, our design will send a given data code, then the receiving module will accept the data that it sends and display it on the digital tube. Then we can use
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:426kb
    • 提供者:硅渣渣
  1. VHDlclock

    0下载:
  2. 数字秒表的VHDL课程设计 通过硬件测试 精确到ms 最大可计时为24小时 -Digital stopwatch curriculum design through the VHDL hardware testing is accurate to ms maximum time of 24 hours
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:426.04kb
    • 提供者:li
  1. fifo

    0下载:
  2. 在fpga中实现fifo,配合数码管显示,仅供学习参考-Realized in fpga fifo, with digital display, study and reference purposes only
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:426.07kb
    • 提供者:郝强
  1. S6_LCD_VHDL

    0下载:
  2. 采用vhdl语言编写的16x2液晶显示模块的驱动程序。在quartus中编译完成,可直接运行
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:426.07kb
    • 提供者:李晨
  1. jiaotongdeng

    0下载:
  2. 基于CPLD的交通灯控制,完成交通灯的功能,校错能力-CPLD-based control of traffic lights, traffic lights to complete the function, the school was wrong capacity
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:426.1kb
    • 提供者:cqwrh023
  1. PWM

    0下载:
  2. 实现PWM波的产生,可用于电机控制.可以改变其占空比及频率来实现电机的调速.-Realization of PWM wave generation, can be used for motor control. Can change its duty cycle and frequency to achieve the speed control motor.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:426.13kb
    • 提供者:宋瑞鹏
  1. aaaa

    0下载:
  2. 八进制显示数码管用FPGA实现编程和必要的说明都有-Octal display effective FPGA implementation of digital programming and the necessary instructions have
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:426.17kb
    • 提供者:户金豹
  1. FPGA_CMOS

    0下载:
  2. 基于FPGA的CMOS图像感器IA_G3驱动电路的研究-FPGA and CMOS image sensor IA_G3 drive circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:426.19kb
    • 提供者:qinxiangfu
  1. cpu86

    0下载:
  2. CPU86 8086. IP core.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:426.21kb
    • 提供者:Tru
  1. 1024FFT

    0下载:
  2. 1024点FFT快速傅立叶变换 VHDL语言实现
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:426.24kb
    • 提供者:libukun
« 1 2 ... .19 .20 .21 .22 .23 2824.25 .26 .27 .28 .29 ... 4323 »
搜珍网 www.dssz.com