CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .32 .33 .34 .35 .36 2837.38 .39 .40 .41 .42 ... 4323 »
  1. OFDMCDA8ofdm(FPGA)

    0下载:
  2. 毕设论文OFDM用FPGA实现的VHDL代码-Complete set of papers OFDM using FPGA VHDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.48mb
    • 提供者:赵晶
  1. Verilog-HDLlogical-design

    0下载:
  2. 非常好的verilog书籍,是夏老师的书,网上评价非常高-excellent verilog book
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:11.55mb
    • 提供者:于威
  1. 112

    0下载:
  2. LED七段数码管数字钟具体完成功能: 1.设计并完成LED七段数码管数字钟电路。 2.数字钟显示格式为:HH:MM:SS。 3. 具有通过 开关能够调整时、分、秒的功能-led chengxu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:224.49kb
    • 提供者:葛成龙
  1. dianziqin

    0下载:
  2. EDA技术与VHDL语言课程设计,简易电子琴-EDA technology and VHDL language curriculum design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:16.19kb
    • 提供者:刘彬
  1. UART0UART1

    0下载:
  2. 周立功开发板的串口处理程序,能参考用用,-ZLG development board serial port handler
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:155.65kb
    • 提供者:林伟鹏
  1. F06x_SMBus_EEPROM

    0下载:
  2. SMBus Routines for Silicon Labs C8051F06x with Serial EEPROM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.99kb
    • 提供者:techvm
  1. verilog

    0下载:
  2. verialog 编码语言资料,打包下载
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-31
    • 文件大小:12.53mb
    • 提供者:zhang
  1. iic

    0下载:
  2. iic 总线的资料,很全面的资料,包括协议和芯片
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.33mb
    • 提供者:zhang
  1. ds180_7Series_Overview

    0下载:
  2. 对赛灵思7系列的三种型号的FPGA进行了综述-xilinx 7 productin overview
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:186.14kb
    • 提供者:Ben xu
  1. camlink

    0下载:
  2. VHDL实现camlink自检控制,10位数据,能够产生黑白条,用来检测camlink是否正确-VHDL camlink self-test control 10 data, can produce black and white strips, used to detect whether the correct camlink
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:493.76kb
    • 提供者:小幂控
  1. mul

    0下载:
  2. VHDL实现通用乘法器,位数可以自定义,通过移位相加实现-VHDL generic multiplier, the median can customize the sum achieved by shifting
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.1mb
    • 提供者:小幂控
  1. wave_gen

    0下载:
  2. VHDL编写的波形发生器,可以产生方波,并可自己调整所产生的波形占空比等-VHDL prepared by the waveform generator, can produce a square wave, and may adjust the waveform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:845byte
    • 提供者:小幂控
« 1 2 ... .32 .33 .34 .35 .36 2837.38 .39 .40 .41 .42 ... 4323 »
搜珍网 www.dssz.com