CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .87 .88 .89 .90 .91 2892.93 .94 .95 .96 .97 ... 4323 »
  1. quartus-warnings-and-errors

    0下载:
  2. quarteus编译时常见的错误和警告,为编程过程提供方便,快速找出并改正错误-quarteus common errors and warnings at compile time, the programming process to provide convenient, quick to identify and correct errors
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:178.88kb
    • 提供者:YDZH
  1. LCD_VGA

    0下载:
  2. VHDL实现VGA同时实现LCD显示相关数据,实现平台XC3S500E-VHDL Implementation VGA LCD display data platform XC3S500E
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:537.62kb
    • 提供者:王磊
  1. LCD1602

    0下载:
  2. VHDL实现LCD1602显示,实现平台XC3S500E-VHDL LCD1602 display platform XC3S500E
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:451.67kb
    • 提供者:王磊
  1. PS2_bodard

    0下载:
  2. VHDL实现PS2接口显示,实现平台XC3S500E-VHDL PS2 port platform XC3S500E
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:310.82kb
    • 提供者:王磊
  1. RESET_LED_8X8

    0下载:
  2. VHDL实现8*8点阵显示,实现平台XC3S500E-VHDL implementation of the 8* 8 dot matrix display platform XC3S500E
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:311.07kb
    • 提供者:王磊
  1. state_mashion

    0下载:
  2. VHDL实现有限状态机,实现平台XC3S500E-VHDL realization of the finite state machine, the platform XC3S500E
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:163.68kb
    • 提供者:王磊
  1. Decoder8

    0下载:
  2. VHDL实现三八编码器,实现平台XC3S500E-VHDL to achieve thirty-eight encoder platform XC3S500E
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:119.77kb
    • 提供者:王磊
  1. H.264-VHDL

    0下载:
  2. h.264的VHDL编码,附带文档,绝对有用-h.264 the VHDL code, the documentation that came with absolutely useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.95mb
    • 提供者:
  1. ov7670

    0下载:
  2. 用verilog实现IIC协议,对ov7670进行配置-IIC agreement with verilog configure ov7670
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:2.9kb
    • 提供者:
  1. 113070047_Assign5.tar

    0下载:
  2. VHDL code for implementing Serial Transmitter and Receiver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.95kb
    • 提供者:Parvathy
  1. Extra-Excercise---Moving-Average-Jiten-Bhatt-1130

    0下载:
  2. VHDL code on implementing a system to calculate moving average
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:147.73kb
    • 提供者:Parvathy
  1. Verilog_Project_INSTRUCTION_DECODER_GROUP_10.tar.

    0下载:
  2. Verilog code on Instruction Decoder of 8085
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:723.8kb
    • 提供者:Parvathy
« 1 2 ... .87 .88 .89 .90 .91 2892.93 .94 .95 .96 .97 ... 4323 »
搜珍网 www.dssz.com