CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .38 .39 .40 .41 .42 3343.44 .45 .46 .47 .48 ... 4323 »
  1. cmi

    0下载:
  2. 运行于Altera Cyclone FPGA平台,由VHDL编写的NRZ到CMI编码和CMI到NRZ解码程序。-Running on Altera Cyclone FPGA platform, VHDL prepared NRZ to CMI CMI to NRZ encoding and decoding procedures.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:485.16kb
    • 提供者:qiao
  1. Manchester

    0下载:
  2. 运行于Altera Cyclone FPGA平台,由VHDL编写的NRZ到曼彻斯特编码和曼彻斯特编码到NRZ解码程序。-Running on Altera Cyclone FPGA platform, consisting in VHDL coding NRZ to Manchester and Manchester encoding to NRZ decoding process.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:322.81kb
    • 提供者:qiao
  1. FPGA-verlog-SRAM

    0下载:
  2. FPGA verlog SRAM -FPGA verlog SRAM aaaaaaaaaaaaaaaaaaaaa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.3kb
    • 提供者:wsk
  1. zdsylj

    0下载:
  2. 自动售饮料机,在quartusII平台上实现verilog源代码。很好用。-Beverage vending machine, quartusII platform to achieve verilog source code. Good use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:209.41kb
    • 提供者:廖飞
  1. fpga-iic

    0下载:
  2. 基于FPGA的模拟IIC接口设计与实现,FPGA及片上系统SOPC应用 。-FPGA-based simulation IIC interface design and implementation, FPGA and SOPC System on Chip Applications
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.09mb
    • 提供者:廖飞
  1. vga

    0下载:
  2. vga,视频显示源代码,很好用,自己在板子上看看,我用了成功了。-vga, video display source code, very good, and their look on the board, I used a success.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:411.31kb
    • 提供者:廖飞
  1. sdram

    0下载:
  2. sdram的quartusii实验源代码,和大家分享。很好用,我在自己的开发板上实现了他的功能,大家试一下。-sdram of quartusii experiment source code, and share. Very good, in my own development board realize his function, we try.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:242.82kb
    • 提供者:廖飞
  1. rs232

    0下载:
  2. rs232串口通信实验4位的串口,verilog源代码。-rs232 serial communication experiment 4 serial, verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:185.85kb
    • 提供者:廖飞
  1. dgnszsz

    0下载:
  2. 多功能数字钟,在quartusII软件平台上实现的verilog源代码。大家试试看。-Multifunctional digital clock in quartusII software platform to achieve the verilog source code. We try.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:492.4kb
    • 提供者:廖飞
  1. hlh

    0下载:
  2. 绿灯、黄灯和红灯,交通灯实验veril源代码,与大家分享,在quartusII平台上实现。-Green, yellow and red lights, traffic lights experiment veril source code, to share with you, in quartusII platform.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:321.61kb
    • 提供者:廖飞
  1. zwcfq

    0下载:
  2. 带置位和复位端的1 位数据锁存器,源代码verilo实现,在quartusII平台上,大家试试看。-With set and reset terminal a data latch, the source code verilo achieve, in the quartusII platform, we try.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:173.62kb
    • 提供者:廖飞
  1. HY57V64_control

    0下载:
  2. 本代码用verilog而不是直接在nios中用ip核来实现HY57V641620FTP-6的读写,时序完全正确,从串口输出来验证的数据完全正确。附带说明和参考资料。希望对您有帮助。-This code is used instead of directly in verilog ip core nios used to achieve HY57V641620FTP-6 reading and writing, the timing exactly right, from the serial d
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-09
    • 文件大小:15.02mb
    • 提供者:普尔
« 1 2 ... .38 .39 .40 .41 .42 3343.44 .45 .46 .47 .48 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭