CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .56 .57 .58 .59 .60 3461.62 .63 .64 .65 .66 ... 4323 »
  1. tsmc250nm

    0下载:
  2. 本封装库为TSMC 250纳米晶圆的调用哭,希望对大家有用-is packed by TSMC 250 NM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:10.3mb
    • 提供者:黄贤
  1. quanzixongxiyiji-verilod

    0下载:
  2. 根据日常生活中的洗衣机使用流程设计状态。 空闲——加水——洗涤——排水——加水——清洗排水——甩干——报警 - according to the processes and the use of washing machine in the daily life of the design state. Idle-------- washing water drainage water------ alarm dry cleaning and drainage
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:640byte
    • 提供者:mousejohn
  1. 20140306mii

    0下载:
  2. 在digilent公司genesys开发板上,使用temac ip核实现了10/100M网口的驱动。-Implementation of a driver for 10M/100M ethernet communication on GENESYS form digilent.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.54mb
    • 提供者:黄悦
  1. FPGA_DDS

    1下载:
  2. FPGA控制AD9854产生FSK信号,硬件为ALTERA FPGA,单频点,亲测,Ok-fpga control the AD9854,generate FSK signal,ok
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-01-18
    • 文件大小:1.36mb
    • 提供者:张三
  1. PWM

    0下载:
  2. 主要是利用verilog语言实现PWM,并对其处理,易于采集和对比,-The main PWM is implemented using Verilog language, and the processing, easy collection and comparison,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:887byte
    • 提供者:阿坤
  1. 51he

    0下载:
  2. 51单片机的软核,可以下载到FPGA中使用,是开发FPGA的必备工具,很实用。-51 soft-core microcontroller can be downloaded to the FPGA use, is an essential tool for the development of FPGA, very practical.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.46mb
    • 提供者:孟德
  1. SDRAM

    0下载:
  2. 通过配置NOIS软核实现对SDRAM的读写控制-By configuring NOIS soft core to achieve the SDRAM read and write control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.35mb
    • 提供者:夏勇
  1. ALU-and-Register-File

    0下载:
  2. ALU&Register Files(RF)之實現和其資料路徑的組合,包含了(1)ALU(2)Register File (RF)(3)Serial-in parallel-out register file(4)ALU + RF datapath-To learn the Verilog design for ALU and Register Files which are two main building blocks of a CPU.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:6.46kb
    • 提供者:sara kuo
  1. Tri-Eth

    0下载:
  2. 采用xilinx三太以太网ip核,tri-mode MAC完成千兆以太网数据传输-Too Ethernet using xilinx ip three nuclear, tri-mode MAC Gigabit Ethernet data transmission is completed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.6mb
    • 提供者:望天
  1. Finite-State-Machines

    0下载:
  2. 此壓縮檔包含四個資料夾(1)Moore Machine(2)Mealy Machine(3)Memory(4)A mini system,學習如何以階層化的方法去撰寫系統內部的小工作區塊,並了解迷你CPU內部的記憶體簡單的運作情形&資料串流-design the finite state machine and the mini system.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:9.51kb
    • 提供者:sara kuo
  1. MIPS32

    0下载:
  2. 此資料夾為實現一單一時脈週期MIPS32處理器架構源碼,包含了控制單元、資料記憶體、資料路徑、指令記憶體四個部分,以程式碼: (共10個)  instruction_mem.v、data_mem.v  control.v、alu_control.v  program_counter.v、reg_file.v  alu_32bit.v、adder_32.v、sign_extend.v來實現。-MIPS (originally
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:3.82kb
    • 提供者:sara kuo
  1. eetop.cn_fft

    0下载:
  2. Hello, i have uploaded some interesting files - Hello, i have uploaded some interesting files ...
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:155.92kb
    • 提供者:viet
« 1 2 ... .56 .57 .58 .59 .60 3461.62 .63 .64 .65 .66 ... 4323 »
搜珍网 www.dssz.com