CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .90 .91 .92 .93 .94 3595.96 .97 .98 .99 .00 ... 4323 »
  1. DDS

    1下载:
  2. 可以产生正弦波,三角波、锯齿波、方波,要求频率1Hz-100kHz,步进1Hz,具有自动扫频功能; 正弦波的相位可调,方波的占空比可调; -Can generate sine wave, triangle wave, sawtooth wave and square wave, the required frequency of 1 hz- 100 KHZ, step 1 hz, with functions of automatic frequency sweep The pha
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.24mb
    • 提供者:llx
  1. MY_DCM

    0下载:
  2. DCM测试模块,带有仿真文件和仿真结果,对于初学者有一定的参考价值-DCM test module, and simulation results with the simulation files for beginners have some reference value
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:832.26kb
    • 提供者:
  1. SDI

    0下载:
  2. SDI显示模块,亲测,能够显示8*Block的黑白渐变图像,分片率1920*1080P/30F-SDI display module, pro-test, can display 8* Block black and white gradient image, fragmentation rate of 1920* 1080P/30F
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.3mb
    • 提供者:
  1. KEYDIS

    0下载:
  2. 硬件调试出来了,比较靠谱,文件挺简单的,希望有所帮助- Hardware debugging, comparison, the file is quite simple
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:342.33kb
    • 提供者:苏金娣
  1. EX4V1.1

    0下载:
  2. 该设计是基于Verilog HDL的秒表。此设计是在Altera的Cyclone II系列的FPGA上验证过了。能够实现精确计时。-This design is a stopwatch based on the Verilog HDL. And it has been verified on the platform of Cyclone II s FPGA of Altera. Finally it can achieve accurate timing.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.37mb
    • 提供者:明轩
  1. PADS-Layout

    0下载:
  2. PADS Layout四层板设置教程,对于入门学PADS Layout四层板很有帮助。-PADS Layout four-layer board set tutorial, learn PADS Layout for entry four-layer board is helpful.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:823.53kb
    • 提供者:张宇燃
  1. EXAMPLES-BASED-ON-ISE-SOFTWARE

    0下载:
  2. 一些简单的基于xilinx spartan-3的简单例程-Based on some simple xilinx spartan-3' s simple routines
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.32mb
    • 提供者:xia
  1. DanceMachine

    0下载:
  2. 1. 开机放背景音乐;当得分打破记录时放胜利音乐;当跳舞机两次按键都正确时,放所对应的乐音; 2.有简单和困难两种级别,二者差别在于标志下落速度的快慢。 3.有三首被选歌曲可供挑选; 4.“正反键”功能。绿色标志为正常输入,红色标志为反向输入,即必须输入与屏幕显示方向相反的方向才有效果。 5.两次输入确认功能。第一次要输入正确的方向键,在方向键输入正确以后,输入代表音高的数字键,输入正确扬声器才能放音。 6.比较识别范围。两条分割线控制输入的时机。第一次输入,操作者只需在标志
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:745.91kb
    • 提供者:llx
  1. Pulse

    0下载:
  2. 脉冲*生器,用于产生激励的触发脉冲群,也可用于干扰脉冲群产生-Burst generator, for generating a trigger pulse excitation group can also be used to generate the noise burst
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1003byte
    • 提供者:冯星宇
  1. sil9135

    0下载:
  2. HDMI 芯片 sil9135驱动,FPGA 视频编解码使用-HDMI chip sil9135
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.14kb
    • 提供者:天宇
  1. uart_ttl_rk8003a

    0下载:
  2. 富士通编码模块(自己画底板,配合HDMI芯片sil9135)使用接口,-Fujitsu encoding module interface (HDMI chip after the class module)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:2.87kb
    • 提供者:天宇
  1. test_232

    0下载:
  2. 这里包含了FPGA的232串口调试程序,可供学习和借鉴-FPGA RS232 TEST
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:206.6kb
    • 提供者:卜绍志
« 1 2 ... .90 .91 .92 .93 .94 3595.96 .97 .98 .99 .00 ... 4323 »
搜珍网 www.dssz.com