CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .57 .58 .59 .60 .61 3662.63 .64 .65 .66 .67 ... 4323 »
  1. DAC1220

    2下载:
  2. 高精度直流信号源,DAC1220,20位分辨率,双极性输出-High-precision DC source, DAC1220,20 bit resolution, bipolar output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-12-01
    • 文件大小:321kb
    • 提供者:慕容麒脩
  1. Verilog-Code-Receiver

    0下载:
  2. Verilog Code for Receiver USART
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.1kb
    • 提供者:Tushar
  1. Verilog-Code-Transmitter

    0下载:
  2. Verilog Code for Transmitter USART
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:756byte
    • 提供者:Tushar
  1. 38-always

    0下载:
  2. 此程序采用always语句实现3-8译码器功能,仿真波形正确。-This program uses the always statement to realize 3-8 decoder function, simulation waveform is right.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:119.11kb
    • 提供者:Dr.Shang
  1. 3-8-assign

    0下载:
  2. 此程序采用assign语句实现3-8译码器功能,仿真波形正确。-This program uses the assign statement to realize 3-8 decoder function, simulation waveform is right.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:126.67kb
    • 提供者:Dr.Shang
  1. cordic16

    0下载:
  2. 16位cordic算法代码,可用于软件无线电理念下的数字接收机-the 16 bits cordic codes in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:970byte
    • 提供者:郭凯丰
  1. FFT_2048

    1下载:
  2. FPGA的2048个点的FFT算法,包含整个工程-The FPGA 2048 points FFT algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.16mb
    • 提供者:xie qiongfei
  1. asyn_fifo

    0下载:
  2. verilog asyn_fifo,内含详细说明,同步FIFO为TPRAM-asyn_fifo include detailed instruction,Synchronous FIFO for TPRAM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:379.75kb
    • 提供者:杨莉莉
  1. TCAM

    0下载:
  2. 基于TCAM的高速路由查找,逻辑实现深度为32的内容查找,得到索引和命中指示-TCAM lookup based on a high-speed routing logic to realize the depth of content to find 32, get indexed and hit instructions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.04mb
    • 提供者:杨莉莉
  1. syn_fifo

    0下载:
  2. Verilog,syn_fifo ,内含详细说明,同步FIFO为TPRAM-Verilog, syn_fifo, containing detailed instructions for synchronous FIFO TPRAM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:156.6kb
    • 提供者:杨莉莉
  1. mux-demux-lab

    0下载:
  2. mux模块及demux模块实现,包括代码和相关讲解,可以参阅。-mux and demux model,including VHDL code and process
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:182.28kb
    • 提供者:XIE J.Y.
  1. shifter1

    0下载:
  2. VHDL实现桶式循环移位器,经时序仿真测试正确,循环移位器-barrel cyclic shifter by vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:916byte
    • 提供者:lee
« 1 2 ... .57 .58 .59 .60 .61 3662.63 .64 .65 .66 .67 ... 4323 »
搜珍网 www.dssz.com