CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .60 .61 .62 .63 .64 3665.66 .67 .68 .69 .70 ... 4323 »
  1. pararel-8-bit-adder-verilog

    0下载:
  2. implementation of 8bit adder with pararel computation. It s use S/P converter and P/S converter. The code is written in verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.38kb
    • 提供者:appolo
  1. serial-cordic-verilog

    0下载:
  2. implementation of cordic algorithm for many aplication like cos, sinus, polar to rectangular conversion and rectangular to polar conversion. It s written in verilog language and testbench is included
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.83kb
    • 提供者:appolo
  1. dds信号发生器

    0下载:
  2. dds正弦信号发生器源代码,适合处于学VHDL学生查阅
  3. 所属分类:VHDL编程

    • 发布日期:2014-12-12
    • 文件大小:200.59kb
    • 提供者:asdfqing
  1. DDS

    0下载:
  2. 基于FPGA的数字信号合成器(DDS),采用VHDL语言编写,能够实现正弦波、三角波、方波、锯齿波这四种波形的产生。 提示:最后输出的模块是串行DA,可根据具体情况更改驱动。-Digital synthesizer (DDS) based on FPGA, using VHDL language, to achieve sine wave, triangle wave, square wave, sawtooth waveform generation four. Tip: The la
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.67mb
    • 提供者:康二栋
  1. CORDIC_IP

    0下载:
  2. 基于CORDIC实现正弦信号的仿真实验,通过使用自带的IP核CORDIC可实现正弦信号的产生。-Based on CORDIC achieve sinusoidal signal simulation by using built-in IP core CORDIC can achieve sinusoidal signal.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.66mb
    • 提供者:康二栋
  1. VGA

    0下载:
  2. VGA显示棋盘和条形图案。通过实验板上的按键的切换,可实现图形的切换,适合VGA的初学者。-VGA display board and a stripe pattern. Through experiments panel button switch, enabling graphics switching VGA for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:632.86kb
    • 提供者:康二栋
  1. yinyue

    0下载:
  2. 音乐播放器,播放一首好听的“梁祝”,使大家在学习播放器的制作中有个好心情。-Music player, play a nice Butterfly Lovers , so that we learn of the player in the production of a good mood.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:282.27kb
    • 提供者:康二栋
  1. TFT_24

    0下载:
  2. 简单的TFT刷屏实验,通过对TFT的时序控制,让它在红色和蓝色之间切换。经过简单的改造,可以作为更加强大的驱动模块。-TFT scraper simple experiments, the TFT timing control, it is switched between red and blue. After a simple transformation can be used as a more powerful drive module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.28mb
    • 提供者:康二栋
  1. sine-wave-generate

    0下载:
  2. Sine wave Generator using the direct digital synthesis Method
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:153.39kb
    • 提供者:rss.nitk
  1. spi

    0下载:
  2. SERIAL PROGRAMMABLE INTERFACE (SPI INTERFACE)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:133.12kb
    • 提供者:rss.nitk
  1. task-generator

    0下载:
  2. TASK GENERATOR VHDL CODE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:165.97kb
    • 提供者:rss.nitk
  1. triangular-wave

    0下载:
  2. TRIANGULAR WAVE GENERATOR
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:147.08kb
    • 提供者:rss.nitk
« 1 2 ... .60 .61 .62 .63 .64 3665.66 .67 .68 .69 .70 ... 4323 »
搜珍网 www.dssz.com