CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .63 .64 .65 .66 .67 3668.69 .70 .71 .72 .73 ... 4323 »
  1. cycloneIII_3c120_dev_power_demo

    0下载:
  2. cycloneIII_3c120_dev_power_demo atlera公司官方例程-cycloneIII_3c120_dev_power_demo atlera company official routines
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.02mb
    • 提供者:zfy
  1. cycloneIII_3c120_dev_my_first_fpga

    0下载:
  2. cycloneIII_3c120_dev_my_first_fpga altera官方例程-cycloneIII_3c120_dev_my_first_fpga altera official routines
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:973.12kb
    • 提供者:zfy
  1. cycloneIII_3c120_dev_quartus_pinouts

    0下载:
  2. cycloneIII_3c120_dev_quartus_pinouts altera官方源码-cycloneIII_3c120_dev_quartus_pinouts altera official source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:18.8kb
    • 提供者:zfy
  1. Electronic-Clock

    0下载:
  2. 电子表具有显示和调时的基本功能,可以显示时、分、秒和毫秒,并通过按键进行工作模式选择,工作模式有4种,分别是正常计时模式、调时模式、调分模式、调秒 模式。 -Electronic watch has the basic function of the display and adjust, can display when, minutes, seconds, and milliseconds, and through the keys work mode selection, working
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.65kb
    • 提供者:刘亮
  1. DDS

    0下载:
  2. 基于 altera cyclone Ⅳ EP4CE30F23C8N的DDS原理、设计方案以及源代码。可以直接考入开发板使用,内含modelsim波形图,方便仿真使用-Based on the principle of altera cyclone Ⅳ EP4CE30F23C8N DDS, design programs and source code. Can be directly admitted to the development board, containing modelsim w
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.97mb
    • 提供者:汪书潮
  1. sync_fifo2

    0下载:
  2. 基于 altera cyclone Ⅳ EP4CE30F23C8N平台开发。包含了sync结构的fifo2原理、设计方案以及源代码。可以直接考入开发板使用,内含modelsim波形图,方便仿真使用-Altera cyclone Ⅳ EP4CE30F23C8N based platform. Includes sync structure fifo2 principle, design and source code. Can be directly admitted to the develop
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.22mb
    • 提供者:汪书潮
  1. s2

    2下载:
  2. ad9708与ad9280的程序,ad采集进来再da输出,在中间可以自行加一些算法。-ad9708 and ad9280 programs, ad collection come again da output, in the middle of some of the algorithms can add their own.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-01-25
    • 文件大小:6.04mb
    • 提供者:
  1. bjdj

    0下载:
  2. 步进电机,其实我也不知道这是为什么,只是想下载代码,请多多谅解-Stepper motor, in fact, I do not know why this is, and just want to download a code, a lot of understanding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:11.03kb
    • 提供者:周伟
  1. AD0804LC

    0下载:
  2. adc0804的8位数模转换器,在FPGA中可移植性较高-adc0804 8-bit DAC, high portability in the FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:492.84kb
    • 提供者:张国成
  1. pingponggame

    0下载:
  2. 1、 设计一个由甲、乙双方参赛,有裁判的3人乒乓球游戏机。 2、 用8个(或更多个)LED排成一条直线,以中点为界,两边各代表参赛双方的位置,其中一只点亮的LED 指示球的当前位置,点亮的LED依此从左到右,或从右到左,其移动的速度应能调节。 3、 当“球”(点亮的那只LED)运动到某方的最后一位时,参赛者应能果断地按下位于自己一方的按钮开关, 即表示启动球拍击球。若击中,则球向相反方向移动;若未击中,则对方得1分。 4、 一方得分时,电路自动响铃3秒,这期间发球无效,等铃声停止
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.07kb
    • 提供者:学生
  1. mathtime

    0下载:
  2. 数字时钟maxplusii的实现,融合了VHDL与数字电路的内容,可自己添加一些自己想要的比如说彩灯,正点报时等功能-Digital clock maxplusii implementation combines the contents of VHDL and digital circuits, some of you want to add your own lantern, punctual timekeeping functions, for example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:264.39kb
    • 提供者:Yanzi
  1. ao486-master

    0下载:
  2. 这是一个开源的486SX IP CORE对X86硬件感兴趣的可以参考一下,已经仿真通过了-is a op source 486 processor ip core ,study x86 cpu be refence is
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.52mb
    • 提供者:日向雏田
« 1 2 ... .63 .64 .65 .66 .67 3668.69 .70 .71 .72 .73 ... 4323 »
搜珍网 www.dssz.com