CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .18 .19 .20 .21 .22 1323.24 .25 .26 .27 .28 ... 4323 »
  1. Verilog_HDL_Programming_Guide

    0下载:
  2. Verilog HDL程序设计指南Verilog HDL Programming Guide-Programming Guide Verilog HDL Verilog HDL Programming Guide
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:202.78kb
    • 提供者:daivi
  1. pingpong

    0下载:
  2. verilog描述的乒乓球游戏,在FPGA上已经验证成功-verilog descr iption of the table tennis game, has been successfully verified in FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.76kb
    • 提供者:立为
  1. clk_div3

    0下载:
  2. 在fpga中对于pll无法完成的分频,可采用计数方式,本例用状态机实现对时钟的奇数分频。-Pll in fpga can not be completed in the sub-frequency counting method can be used, in this case with the state machine to achieve an odd number on the clock frequency.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:274.95kb
    • 提供者:郝强
  1. DDS

    0下载:
  2. 本代码在fpga中实现了dds,程序有三个按键:一个控制产生的波形(正弦波或方波),另两个控制频率增加或降低。程序附有注释,并在signaltap中仿真成功。-The code is implemented in fpga a dds, program has three buttons: a control generated waveform (sine or square wave), the other two control the frequency increase or decr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.07mb
    • 提供者:郝强
  1. ledplay

    0下载:
  2. 基于VHDL的各种流水灯的显示,程序简洁,占用资源少-VHDL-based light display a variety of water, the program simple and less resource
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:213.2kb
    • 提供者:周殿凤
  1. lcd_move

    0下载:
  2. 基于VHDL的液晶动态显示,完整的Quartusii编程,初学者入门好帮手,读者打开即可使用-VHDL-based LCD dynamic display, complete Quartusii programming, a good helper for beginners entry, readers can use to open
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:279.42kb
    • 提供者:周殿凤
  1. bianpincs

    0下载:
  2. 一个变频程序,按键按下后能够逐步变化频率,直至稳定-A frequency conversion process, after the button press can gradually change frequency, until stable
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:154.4kb
    • 提供者:周殿凤
  1. RCServo

    0下载:
  2. CONTROLLER RCSERVO MOTOR
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:547byte
    • 提供者:yang
  1. uart16

    0下载:
  2. 一个16位的uart,可以实现串行通信,接受或者发送数据!-A 16-bit uart, serial communication can be achieved, accept or send data!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1020byte
    • 提供者:JOY
  1. ctc16

    0下载:
  2. 一个定时器/计数器,里面实现了两个定时计数器,每个都可以写入方式控制器,以实现定时或者计时功能!-A timer/counter, which implements two timer counters, each of which can be written mode controller to achieve the function of time or the time!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1kb
    • 提供者:JOY
  1. cordicalgorithm

    0下载:
  2. this zip file contains some details which details how to use coredic algorithm to implement trigonometric functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.76mb
    • 提供者:nmamatha
  1. mamta

    0下载:
  2. the zip file i have uploaded has some testbenches in vhdl for sqare root,sum,subtract
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:3.27kb
    • 提供者:nmamatha
« 1 2 ... .18 .19 .20 .21 .22 1323.24 .25 .26 .27 .28 ... 4323 »
搜珍网 www.dssz.com