CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .26 .27 .28 .29 .30 2631.32 .33 .34 .35 .36 ... 4323 »
  1. NB3000_Bouncing_Balls

    0下载:
  2. altium affichage for lcd tft fpga 3-altium affichage for lcd tft fpga 3000
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:83.75kb
    • 提供者:Abdi
  1. LED_6

    0下载:
  2. 基于AT89C51的跑马灯实验,十分简单,适合初学者。-Based on AT89C51 Marquee experiment is very simple for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:633byte
    • 提供者:汉高祖
  1. 1G-NANDP1G-DDR3-(Rev_01)

    0下载:
  2. 1G Bit (129Mx8) Nand flash / 1G Bit (8Mx16x8Banks) DDR3 SDRAM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.01mb
    • 提供者:waltor
  1. Projet_Sahar2

    0下载:
  2. wdt for watermarking image in vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-09
    • 文件大小:15.47mb
    • 提供者:Abdi
  1. rs2

    0下载:
  2. 我自己做的rs 编解码,里面有全套的程序,已经运行通过,可以放心使用-I do rs codec, which has a full range of program has been run through, you can rest assured that use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:4.82kb
    • 提供者:高大胖
  1. crc

    0下载:
  2. CRC校验原理,详细讲述CRC的数学模型和计算机实现-The CRC principles, a detailed account of the CRC mathematical models and computer implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:60.58kb
    • 提供者:thcsgpxgy
  1. RTL

    0下载:
  2. 频率检测模块,停止检测可设10K~100K,低频检测1M,高频检测5M。用于7816通讯模块-Frequency detection module, the stop detection can be set to 10K to 100K, low-frequency detection 1M, high-frequency detection 5M. For 7816 communication module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.6kb
    • 提供者:njusj
  1. The-state-machine-sequence-detector

    0下载:
  2. 状态机实现序列检测器。设计一个一个左移移位寄存器,用硬件设备上的两个拔码开关,预置一个8位二进制数作为待检测码,随着时钟逐步输入序列检测器,8个脉冲后检测器输出结果。-The state machine sequence detector. Design a left shift register, two on the hardware DIP switch and preset an 8-bit binary number as to be detected code, as the clo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.4mb
    • 提供者:clementkv
  1. Convolution-report

    0下载:
  2. 卷积码编解码器实现报告 包括 目的 要求 内容 代码 总结等-Convolutional encoding and decoding the report, including the purpose of the request content code summary
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:35.6kb
    • 提供者:邱爽
  1. fpga

    0下载:
  2. 18b20基于fpga对温度进行数码管的显示-18b20 fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:7.72mb
    • 提供者:shihao
  1. mi_ma_suo

    0下载:
  2. 采用quartusii_6.0编写的,基于FPGA的密码锁系统,分模块设计。-Using quartusii_6.0 write locks FPGA-based system, modular design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.78mb
    • 提供者:zhangwei
  1. 2012-05-27-ADC-Light-Sensor-Avago-APDS-9005-020.z

    1下载:
  2. ADC Light Sensor Avago APDS-9005-020 VHDL solution running on a Xilinx Spartan 6: Reading out light intensity from an Avago APDS-9005-020 using an average DAC and two additional digital control lines.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.29mb
    • 提供者:Abel Tazzman
« 1 2 ... .26 .27 .28 .29 .30 2631.32 .33 .34 .35 .36 ... 4323 »
搜珍网 www.dssz.com