资源列表
verilog
- Verilog 中文教學 1.簡介 2. Verilog 的模型 3. Verilog 的架構 4. MAX+plus II 的 環境 5. 基本資料型態 6. 輸出入埠的宣告 7. 邏輯閘階層模型的敘述 8. 資料流模型的敘述 9. 行為模型的敘述 10. 編譯命令 11. 循序邏輯電路範例
loopback
- Xilinx FPGA上实现68013的usb传输-Xilinx FPGAs to achieve the 68013 usb transfer
askfsk
- 通信原理ask、fsk仿真流程，采用max+plus实现-Communication theory ask, FSK simulation processes using max+plus achieve
MIPS-multi-cycle-(Quarters-II--Verillig)
- Multi cycle MIPS processor verilog
fat_read
- fat16文件读写，sd卡是sd模式操作。绝对不是重复资料。-fat16 file reader, sd card, sd mode operation. Must not duplicate information.
Design-and-research
- 基于FPGA自适应滤波器设计与研究-Adaptive filter design and research-based FPGA
i2c_slave
- i2c slave 代码，可综合，通过fpga验证-i2c slave code
i2c_master
- i2c 主机代码 可综合，通过fpga验证-I2C master code
logic_simulation_problem
- VHDL Logic simulation Project content.
booth_mul
- 乘法器 基于改进booth编码 已验证 clk-multiplier modified booth
baugh-Wooley
- baugh Wooley 阵列乘法器 待测试代码 -baugh Wooley multiplier
mobilephon-sound
- this is musicbox mobilephon bell sound is played by this code