资源列表
ps2_interface
- PS2接口模块化，verilog HDL语言编写，便于调用-PS2 interface modular, verilog HDL language to write, easy to call
spi
- SPI verilog HDL语言编写的模块化代码，在EP1C12Q240C8in芯片平台，调试过。接口便于调用。-SPI verilog HDL language writing of the modular code, in EP1C12Q240C8in chip platform, a debugging. Interface easy to call.
ad7938
- AD7938控制程序，用VERILOG HDL语言编写，已在平台测试。-AD7938 control procedures, the use of VERILOG HDL language, and has set up a file in the platform test.
ISE_flash
- 用ISE开发的flash控制器，适合初学者-ISE developed flash controller, suitable for beginners
学生信息管理小系统
- 10、一个学生信息管理小系统，可以增加、修改、删除、浏览学生信息，需要将数据保存到文件中，下次可以打开继续浏览 11、使用串口通信的双人聊天程序-10, a student information management of small systems can add, modify, delete, view student information, you need to save the data to a file, you can open the next Continue 1
src
- 自己写的一个求两个32位操作数的最大公约数处理器的verilog代码，采用的是流水线结构-A seek the greatest common divisor of two 32-bit operands processor verilog code pipeline structure
demo_2012_2
- KD_CPU,8位实现基本功能的cpu，基于verilog-KD_CPU,8bit CPU with basic functions, base on verilog
code
- 5级流水CPU，可实现除法，逻辑移位，算术移位等高级功能-Five water CPU to perform division, logical shift, arithmetic shift and other advanced features
Dragon-Heart_VERILOG.doc
- 神州龙芯cpu的verilog设计规范，本规范适用于下列三种 Verilog代码文件的编写：1）可综合逻辑部件；2）虚拟部件（Virtual Component--VC）；3）测试模块（testbenches）。-The verilog design specification of BLX cpu
code_VHDL
- 无流水无cache的cpu代码，基于verilog，CPU 芯片的主频是 15.3MHz,FPGA 器件的资源占用率为 28 -cpu code with no water nor cache
16位CPU设计
- 给定指令系统的处理器设计，VHDL语言，包括代码和仿真波形
basics
- 函数化编程思想的应用。与微软F#类似。定义变量函数，利用已定义的进行编程实现功能