CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .65 .66 .67 .68 .69 2970.71 .72 .73 .74 .75 ... 4323 »
  1. dds

    0下载:
  2. dds控制,产生各种类型的信号,用状态机实现。-DDS control, to produce various types of signal, state machine implementation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-09
    • 文件大小:1.08kb
    • 提供者:yutao
  1. youxianpaidui

    0下载:
  2. CPLD/FPGA开发常用程序,用CPLD实现可编程逻辑电路,优先排队电路编程实现-CPLD/FPGA development of common procedures, with CPLD programmable logic circuit, priority queuing circuit programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:883byte
    • 提供者:刘红喜
  1. shaomiaoqudong

    0下载:
  2. 完成扫描显示驱动电路的设计,实现在8 个数码管上轮流显示字符0-F 的功能。 -Complete the scan driver circuit design, implementation turns eight digital tube display characters 0-F.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:873byte
    • 提供者:刘红喜
  1. shaomiaoqudongxianshidianlu

    0下载:
  2. 为了减少8位显示信号的接口连接线,实验箱中的数码显示采用扫描 显示工作模式。即8位数码管的七段译码输入(a,b,c,d,e,f,g)是并联在 一起的,而每一个数码管是通过一个3位选择sel[2..0]来选定 的。-In order to reduce the 8-bit display signal interface cable, digital display in the experimental box scan display mode of operation. I.e. the s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-06
    • 文件大小:866byte
    • 提供者:刘红喜
  1. PSK-modulator-design-using-VHDL

    0下载:
  2. 用VHDL语言编程来实现PSK调制器的设计,1)产生基带序列 ,此处用M序列 2)完成PSK调制 -PSK modulator using VHDL language programming to design, 1) generates the baseband sequence, here M-sequence 2) complete the PSK modulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:181.35kb
    • 提供者:邹燕喃
  1. 1210

    0下载:
  2. ad芯片的配置程序,-AD chip configuration program, Oh Oh Oh Oh Oh Oh
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:979byte
    • 提供者:李海军
  1. test

    0下载:
  2. 毕设时的程序,nios ii实现计步器计步功能,功能还可以-Albert located at the program, the Nios ii pedometer pedometer function, the function can also
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:22.62mb
    • 提供者:李海军
  1. VHDL-codes

    0下载:
  2. 一个程序包,包含了大量的VHDL小程序,作为初学VHDL的程序员很有参考价值。-this zip include many codes by VHDL, which is useful for new programer.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:38.98kb
    • 提供者:杨葱头
  1. encoder

    0下载:
  2. RS(7,3,4),码长七位,信息位三位,纠错位四位,经过验证成功-RS (7,3,4), the code length of seven, three of information bits, bit error correction four proven successful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:746byte
    • 提供者:郑志聪
  1. FPGA-based-16X16-dot-matrix

    0下载:
  2. 基于FPGA的16X16点阵去显示汉字,让汉字滚动显示-FPGA-based 16X16 dot matrix to display Chinese characters
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-04
    • 文件大小:1.28kb
    • 提供者:李超群
  1. shuzi

    0下载:
  2. 在四位数码管上静态显示四位数字。数字的设计通过数码管笔画的输入完成-Static four digital tube display four digits. Digital design is completed by the input of the digital tube strokes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:211.78kb
    • 提供者:陈思
  1. ledzuoyou

    0下载:
  2. 两按键控制流水灯左右 通过对两个按键的控制来控制流水灯不同方向的闪烁-Two keys to control the light water about two buttons control to control the direction of the light water flashing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:70.85kb
    • 提供者:陈思
« 1 2 ... .65 .66 .67 .68 .69 2970.71 .72 .73 .74 .75 ... 4323 »
搜珍网 www.dssz.com