CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .93 .94 .95 .96 .97 2998.99 .00 .01 .02 .03 ... 4323 »
  1. Verilog-Quickstart

    0下载:
  2. verilog的很好的 学习书记,用于快速掌握开发,希望有用-verilog a good learning secretary for quickly grasp the development, I hope useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:4.51mb
    • 提供者:胡杨
  1. Nios_ii_8.0_back

    0下载:
  2. altera FPGA nios 实例,实现网络通信。-altera FPGA nios example, network communications.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:7.25mb
    • 提供者:haha
  1. DE2_VGA_pattern_gen

    0下载:
  2. VGA显示器控制,产生条纹。是学习VGA控制的良好参考资料。-VGA display control,To produce stripes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:570.96kb
    • 提供者:施成
  1. cputest

    0下载:
  2. 通过verilog语言设计的简单CPU,可完成加减乘除和算数逻辑移位功能。-By verilog language design simple CPU, to be completed by addition, subtraction, and arithmetic logic shift function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:3.27mb
    • 提供者:caoyj
  1. de2_audio_if

    0下载:
  2. audio codec wm8731 wolfsom in verilog. custom project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-09
    • 文件大小:1.52kb
    • 提供者:Andrey
  1. debouncer_vhdl

    0下载:
  2. debouncer in vhdl with clock devider parameter and number of inputs
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:68kb
    • 提供者:Andrey
  1. frequency_measuement

    0下载:
  2. 通过基4-fft算法测128点频率模块,其中包含所有需要的vhd文件,但是由于最多100M内容,因而需要用到的ipcore需自己添加。-128 points frequency measurement through based4-fft method,the folder involves all .vhl file,but it don t involves the ipcore due to the100M limit.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:5.03kb
    • 提供者:zhao
  1. fpgalsd

    0下载:
  2. 流水灯是一串按一定的规律像流水一样连续闪亮,流水灯控制是可编程控制器的一个应用,其控制思想在工业控制技术领域也同样适用。流水灯控制可用多种方法实现,但对现代可编程控制器而言,基于EDA技术的流水灯设计也是很普遍的。-Light water is a string according to certain rules like water continuously shining light water control is an application of the programmable c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:29.29kb
    • 提供者:陆超
  1. qugehang

    0下载:
  2. 用verilog代码实现视频去隔行,功能强大,有必要的注释-Video Deinterlacing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:11.96kb
    • 提供者:王浩
  1. tapcontroller

    0下载:
  2. FPGA边界扫描时的TAP控制器,这个是工程文件,带有modelsim仿真-FPGA boundary scan when the TAP controller, this is a project file with modelsim simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:32.93kb
    • 提供者:uodsi
  1. BCD_7

    0下载:
  2. BCD-7段显示译码器设计 -BCD-7-segment display decoder design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:10.9kb
    • 提供者:FloraChen
  1. 1602-1

    0下载:
  2. 主要是很多单片机的简单模块的一些编程,功能完整,简练,-Many microcontroller mainly some simple module programming, functional integrity, concise,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:20.92kb
    • 提供者:wang haichao
« 1 2 ... .93 .94 .95 .96 .97 2998.99 .00 .01 .02 .03 ... 4323 »
搜珍网 www.dssz.com