CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .21 .22 .23 .24 .25 3026.27 .28 .29 .30 .31 ... 4323 »
  1. vga_clorbar

    0下载:
  2. VGA显示彩条程序,主要功能是VGA的视频驱动-VGA display color bar program, main function is to VGA video driver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:264.7kb
    • 提供者:hanbo
  1. CAL

    0下载:
  2. 基于BCD码的十进制ALU设计,可实现加减乘除的功能-BCD to decimal ALU based design can achieve the arithmetic function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:16.47kb
    • 提供者:任毅
  1. calculator

    0下载:
  2. 7位十进制计算器设计,可实现简单计算式的计算,内附testbench文件-Seven decimal calculator designed to achieve a simple calculation formula, enclosing testbench file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.91mb
    • 提供者:任毅
  1. Experiment

    0下载:
  2. 黑金开发板历程代码第一部分,关于时序的一部分代码-verilog for the HeiJin FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-09
    • 文件大小:15.98mb
    • 提供者:黄晓清
  1. Lab5.5_Led_FPGA

    0下载:
  2. 流水灯的详细代码,并且在开发板上运行通过-Light water detailed code, and run through the development board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:9.4kb
    • 提供者:tianming
  1. test_pll_2

    0下载:
  2. 锁相环的verilog源代码,其中包括发送端,鉴相器,滤波器,压控振荡器的源代码,主要实现输入输出信号的跟踪,捕获和锁定,使输入输出信号在较短时间内达到同步。-This is a verilog code for PLL, including transmitor, PDF, Filter, VCO and so on. It mainly realize the input and output signal tracking, capture and lock, make the in
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:128.89kb
    • 提供者:HQ
  1. test_pll

    0下载:
  2. 该源码主要实现锁相环的功能,锁相环包括输入端,鉴相器,环路滤波器,压控振荡器,以及反馈信号,我们的目的是实现输入信号和反馈信号的同步,因此,该源码描述了如何让对信号进行跟踪,捕获和锁定,最后使其输入输出同步。-The source mainly realizes the function of phase-locked loop, phase-locked loop consists of input, phase discriminator, loop filter and the volta
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:150.06kb
    • 提供者:HQ
  1. test_pll_1

    0下载:
  2. 该源码主要实现锁相环的功能,锁相环包括输入端,鉴相器,环路滤波器,压控振荡器,以及反馈信号,我们的目的是实现输入信号和反馈信号的同步,因此,该源码描述了如何让对信号进行跟踪,捕获和锁定,最后使其输入输出同步。-The source is mainly realize the function of phase-locked loop, phase-locked loop consists of input, phase discriminator, loop filter and the vol
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:109.25kb
    • 提供者:HQ
  1. Filter

    0下载:
  2. 该代码主要实现环路滤波器矩阵的设计,环路滤波器的功能主要是在鉴相器的输出端衰减高频误差分量,以提高抗干扰性能;在环路跳出锁定状态时,提高环路以短期存储,并迅速恢复信号。-The code mainly realizes the design of loop filter matrix, Loop filter function is mainly in the output of the phase discriminator attenuation of high frequency erro
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1000byte
    • 提供者:HQ
  1. NCO

    0下载:
  2. 指输出频率与输入控制电压有对应关系的振荡电路(VCO),频率是输入信号电压的函数的振荡器VCO,振荡器的工作状态或振荡回路的元件参数受输入控制电压的控制,就可构成一个压控振荡器。-Refers to the output frequency and input voltage control oscillation (VCO) circuits, corresponding relationship with frequency is a function of the input signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:625byte
    • 提供者:HQ
  1. card

    0下载:
  2. EMIF接口程序 EMIF接口程序 EMIF接口程序-EMIF interface program EMIF interface program EMIF interface program EMIF interface program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:990byte
    • 提供者:李先生
  1. ov7602

    0下载:
  2. FPGA的vga显示,ise环境下,验证过好用-FPGA-vga display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.92kb
    • 提供者:苗红松
« 1 2 ... .21 .22 .23 .24 .25 3026.27 .28 .29 .30 .31 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭