CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .17 .18 .19 .20 .21 3022.23 .24 .25 .26 .27 ... 4323 »
  1. clock

    0下载:
  2. 设计一台能显示时、分、秒的数字电子钟,具体要求如下: (1)时计数器用24进制计时电路,分、秒计数器用60进制计分、计秒电路; (2)可手动校时,能分别进行时、分的校正; (3)能实现整点报时功能。 -Design a table can display hours, minutes and seconds of digital electronic clock, the specific requirements are as follows: (a) when the cou
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:913.43kb
    • 提供者:mike
  1. cnt4

    0下载:
  2. 4位2进制计数器,可以灵活组装成任意位数的2进制计数器-4 binary counter, can be flexibly assembled into arbitrary digit binary counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:583byte
    • 提供者:jiasdhaf
  1. DE2_NET

    0下载:
  2. 非常好的源代码文件 已经在fpga开发板上验证-Very good source code files have been verified in fpga development board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:573.09kb
    • 提供者:汪华新
  1. VGA

    0下载:
  2. 实现vga的实现odule VGA( clock, switch, disp_RGB, hsync, vsync ) input clock //系统输入时钟 50MHz input [1:0]switch output [2:0]disp_RGB //VGA数据输出 output hsync //VGA行同步信号 output vsync //VGA场同步信号 reg [9:0] hcount //VGA行扫描计数器 re
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:43.69kb
    • 提供者:李阳
  1. fftip_1k

    0下载:
  2. FFT IP核调用 VHDL语言 quartus -FFT IP core VHDL language called quartus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-15
    • 文件大小:22.25mb
    • 提供者:王彩燕
  1. chuankouchuankoutongxin

    0下载:
  2. FPGA异步串口通信示例程序,简单的FPGA串口通信接收程序,波特率为9600,采用16倍波特率接受,无奇偶校验位-FPGA asynchronous serial communication example program, a simple FPGA receiving procedures, serial communication baud rate to 9600, using 16 times the baud rate, and white parity bits
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:371.5kb
    • 提供者:杨杰
  1. Serial_port_modul

    0下载:
  2. 串口通讯的Verilog程序,用于FPGA控制串口进行数据发送,接收,包含一个串口模块和一个进行调试的主控模块,主控模块可以随意自我设置,串口模块是固定的,全部程序都经过调试,都带有注释,很清晰。-Verilog serial communication program for FPGA control serial data to send, receive, including a serial debugging module and a control module, control m
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:62.68kb
    • 提供者:展开
  1. SignalTap-II

    0下载:
  2. FPGA应用开发入门与典型实例代码,典型实例9 SignalTap II 功能演示-FPGA Application Development and Typical examples of code, typical examples 9 SignalTap II functional demo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-16
    • 文件大小:24.54mb
    • 提供者:环儿
  1. music_player

    0下载:
  2. 一种音乐播放器的设计,是verilog描述的,内有所有的代码-A musical player design, all code within
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:26.4kb
    • 提供者:萧峰
  1. ShiftOut

    0下载:
  2. vhdL还有fpga和verilog非常有用的嵌入式串并的源代码-vhdL also very useful verilog fpga and embedded string and source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:2.33kb
    • 提供者:金增炎
  1. brickbreak

    0下载:
  2. 自行修改后的打砖块游戏,采用Altera DE2开发板,PS2键盘输入,VGA显示输出,回车键复位,空格键开始,小键盘46键控制左右方向-Self-modified Arkanoid game, using Altera DE2 development board, PS2 keyboard input, VGA display output, reset the Enter key, space key to start, keypad 46 keys to control the left
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.8mb
    • 提供者:chen
  1. DE2_VGA1

    0下载:
  2. Altera DE2 VGA显示实验,VGA显示DLA算法模拟-Altera DE2 VGA display experiment, VGA display DLA algorithm simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:913.9kb
    • 提供者:chen
« 1 2 ... .17 .18 .19 .20 .21 3022.23 .24 .25 .26 .27 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭