资源列表
8bit-cpu
- VHDL由简单存储器，计数器等搭建最终实现8位的cpu设计-VHDL realization 8 of cpu design
FIR_chanbing
- FIR滤波器的verilog HDL语言编写的，希望对大家有用-FIR filter verilog HDL languages, we hope to be useful
Foreign-language-translation
- 本系统由霍尔传感器、RC滤波电路、单片机AT89S51、系统化LED显示模块、数据存储电路和键盘控制组成。其中霍尔传感器包含信号放大和波形整形。对待测信号进行放大的目的是降低对待测信号的幅度要求；波形变换和波形整形电路则用来将放大的信号转换成可与单片机相连的TTL信号；通过单片机的设置可使内部定时器T1对脉冲输入引脚T0进行控制，这样能精确地算出加到T0引脚的单位时间内检测到的脉冲数；设计中速度显示采用LED模块，通过速度换算得来的里程数采用I2C总线并通过E2PROM来存储，既节省了所需单片机
C8051F530A-Timers
- C8051F530A的计数器程序，包括计时器初始化、中断程序、控制方法等。-C8051F530A counter procedures, including the timer initialization, interrupt procedures, control methods.
ledxianshizidongjia
- 数码管动态显示4位数字自动加 实现数码管的显示，4位自动加-LED dynamic display 4-digit automatic
SPI_verilog_vhdl
- spi接口的VHDL和Verilog-HDL源码-VHDL and Verilog-HDL code for spi
UART_TO_PC
- UART_TO_PC 51单片机 C语言编写-UART_TO_PC 51MCU C language
LCAS
- 链路铜梁调整机制的实现方案，该方案是在MSTP中实现链路容量动态调整的关键技术。是基于SDH中的VCAT，在未来的传送网通信中应用广泛
verilog fft_64_12
- radix-4,利用cordic算法实现复乘单元
cfft
- 用verilog语言编写的基4FFT，采用CORDIC算法实现的，仿真过，结果很好！-I use verilog language to design a FFT base 4,and use CORDIC arithmetic to achieve this. last , I test it, it looks very good
cameralink
- 由于目前基于CameraLink接口的各种相机都不能直接显示，因此本文基于Xilinx公司的Spartan 3系列FPGAXC3S1000-6FG456I设计了一套实时显示系统，该系统可以在不通过系统机的情况下，完成对相机CameraLink信号的接收、缓存、读取并显示 系统采用两片SDRAM作为帧缓存，将输入的CameraLink信号转换成帧频为75Hz，分辨率为1 024×768的XGA格式信号，并采用ADV7123JST芯片实现数模转换，将芯片输出的信号送到VGA接口，通过VGA显示器显示