CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .15 .16 .17 .18 .19 3020.21 .22 .23 .24 .25 ... 4323 »
  1. hyalite4

    0下载:
  2. 四位拨码开关提供8421BCD码,经译码电路后成为8段数码管的字形显示驱动信号a,b,c,d,e,f,g。-The four DIP the switch provides 8421BCD yards after decoding circuit 8 digital tube-shaped display drive signal a, b, c, d, e, f, g.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:13kb
    • 提供者:童巧英
  1. Quartus_12.0_x64

    0下载:
  2. quartus 12 "solution"
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:13kb
    • 提供者:gustavo
  1. Quartus_12.0_x86

    0下载:
  2. quartus 12 "solution" 2
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:13kb
    • 提供者:gustavo
  1. 2F

    0下载:
  2. testing testbench to device under test (dut)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:13kb
    • 提供者:Brader
  1. 4.3tftlcd

    0下载:
  2. 用altera公司平台写的4.3’TFT_LCD驱动程序文档,显示彩色条纹(Using the 4.3 'TFT_LCD driver document written by Altera company platform to display color stripes)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:13kb
    • 提供者:芮芊
  1. LIBRARY

    0下载:
  2. 交通信号灯 (1)、设计一个南北方向为主干道,东西方向为支干道的; (2)、选择一个标准时钟发生电路,为电路提供一个标准1HZ信号; (3)、(a)交通灯从绿变红时,有5秒黄灯亮的间隔时间;(b)交通灯红变绿是直接进行的,没有间隔时间;(c)主干道上的绿灯时间为50秒,支干道的绿灯时间为30秒(traffic light Design a north-south direction of the main road, East and west direction for the trunk
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-05
    • 文件大小:13kb
    • 提供者:godlu666
  1. mimasuo

    0下载:
  2. 基于VHDL 4位电子密码锁的设计,在quartus II 上仿真通过(Design of 4 bit electronic cipher lock based on VHDL)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:13kb
    • 提供者:lin林
  1. i2c_wb_wrapper_latest.tar

    0下载:
  2. I2C Controller Wishbone Wrapper
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:13kb
    • 提供者:aprsc7
  1. matrix

    0下载:
  2. main acces to control this page
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-28
    • 文件大小:13kb
    • 提供者:Dampf
  1. I2Cdev

    0下载:
  2. 第四是多少手术费沙发上石帆胜丰石帆胜丰沙发上帆胜丰石帆胜丰沙发(ddfsgdvcxgemhgkirsgvvfhyaearrheG)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-29
    • 文件大小:13kb
    • 提供者:EEQQ
  1. mips16

    0下载:
  2. 来自openhec平台,完整的mips16cpu设计。未添加工程,需自己手动建立工程添加文件,仅供参考。(mips16 cpu.no vivado project.It's just for teaching.If you want to learn more about it, please search for OpenHec.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:13kb
    • 提供者:麻麻辣
  1. VB-voice-spectrum-analysis

    0下载:
  2. 通过api函数获取声卡音频数据,并进行FFT变换,将频谱图显示出来。(Data sound card are obtained by api functions and converted with FFT to frequency graph.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-01-27
    • 文件大小:13kb
    • 提供者:老西
« 1 2 ... .15 .16 .17 .18 .19 3020.21 .22 .23 .24 .25 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭