CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .18 .19 .20 .21 .22 3023.24 .25 .26 .27 .28 ... 4323 »
  1. Pingpang

    0下载:
  2. 乒乓球游戏 基于FPGA 这是一个模拟的游戏-PINGPANG
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:12.92kb
    • 提供者:土豆
  1. Sdram_Control_4Port

    0下载:
  2. ALTERA 的关于对SDRAM控制器操作的verilog相关程序,很不错绝对值得借鉴。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:12.92kb
    • 提供者:邹振兴
  1. DDS-2

    0下载:
  2. 用FPGA实现DDS的原理图,结构清晰,采用总线方式与外部单片机通信
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:12.92kb
    • 提供者:赵培立
  1. xd_lcd_comp

    1下载:
  2. 一款240*128的LCD模块在ALTERA FPGA NIOS中的应用,自己写的AVALON总线IP,包括所有源码,可轻松用于NIOS中,供大家参考
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:12.92kb
    • 提供者:张敏
  1. verilog_sine-wave-generator

    0下载:
  2. verilog语言书写的基于DDS相频累加器的正弦波发生器-verilog language of the sine wave generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:12.91kb
    • 提供者:任健铭
  1. 7Aud4Fib

    0下载:
  2. 描述了 erilog的 功能和需要的一个很好很强大的教程 对大家一定偶很大的帮助-Erilog describes the functions and needs a good tutorial is very strong for all of us of great help to a certain dual
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:12.9kb
    • 提供者:少超
  1. fifo_vhdl

    0下载:
  2. 基于fpga,cpld的异步FIFO的设计 用VHDL语言进行相关的功能模块设计-Based on fpga, cpld design of asynchronous FIFO associated with VHDL design modules
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:12.89kb
    • 提供者:站长
  1. wishbone

    0下载:
  2. wishbone接口的设计,在交换机和MAC之间建立wishbone接口-the wishbone interface design, wishbone interface between the switch and MAC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:12.88kb
    • 提供者:周勇勃
  1. fszf

    0下载:
  2. USB 驱动需要用到的源文件 (.h .c 文件)-USB drivers need to use the source file (. H c file)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:12.88kb
    • 提供者:wang
  1. 1

    0下载:
  2. 用单片机AT89S51与ADC0809设计一个数字电压表,能够测量0-5V之间的直流电压值,四位数码显示-Microcontroller AT89S51 with ADC0809 design with a digital voltmeter to measure between 0-5V DC voltage, four digital display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:12.87kb
    • 提供者:he tong
  1. src

    0下载:
  2. 基于Xilinx FPGA的数字频率计,包括测频测周期测脉宽测占空比等-Xilinx FPGA-based digital frequency meter, including frequency measurement measuring duty cycle pulse testing, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:12.87kb
    • 提供者:黄伟
  1. MIPS_IP

    0下载:
  2. 用硬件描述语言写的MISP IP CORE-Using hardware descr iption languages written in MISP IP CORE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:12.86kb
    • 提供者:andy
« 1 2 ... .18 .19 .20 .21 .22 3023.24 .25 .26 .27 .28 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭