CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .16 .17 .18 .19 .20 3021.22 .23 .24 .25 .26 ... 4323 »
  1. i2c

    1下载:
  2. I2C verilog代码,支持master和slave方式,内置CPU接口-I2C verilog RTL code, support master and slave mode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-12-12
    • 文件大小:13kb
    • 提供者:dingyy
  1. M25P16

    0下载:
  2. 用VHDL语言编写对m25p16的驱动程序-m25p16 device using VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-04-24
    • 文件大小:13kb
    • 提供者:yanyuwei
  1. my_IIC_Verilog

    1下载:
  2. 参考夏宇闻书中用verilog实现的i2c接口,有详细解释-Reference Yu Xia Wen book verilog i2c interface to achieve a detailed explanation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-22
    • 文件大小:13kb
    • 提供者:liulu
  1. FPGAandVerilog

    0下载:
  2. FPGA的宝贝实践经验,Verilog的编程规范,-Precious practical experience in FPGA Verilog programming specifications
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-06
    • 文件大小:13kb
    • 提供者:童智勇
  1. VHDL

    1下载:
  2. 用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:13kb
    • 提供者:侯治强
  1. NIOS_II_

    0下载:
  2. NIOSii 常见错误及解决办法,在使用EClipse IDE中console报错及FPGA软核创建等问题-NIOSii common errors and solutions, using EClipse IDE error in the console and soft-core FPGA create other issues
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:12.99kb
    • 提供者:lishh
  1. counter10

    0下载:
  2. 该程序实现的是10进制的计数器,具有置位复位的功能。-the program is the band of 10 counters, with the home-reset function.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:12.99kb
    • 提供者:许嘉璐
  1. Verilog

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-02-12
    • 文件大小:12.98kb
    • 提供者:明义
  1. vhdl

    0下载:
  2. 循环码编译码程序,用c语言编程的 该for 循环计算码组的后3 个码元-Cyclic code encoding and decoding procedures, with c language programming cycle of the calculation of the code group for the three yards after the yuan
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-05-14
    • 文件大小:12.98kb
    • 提供者:小小
  1. lcdtest

    0下载:
  2. Verilo LCD controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:12.98kb
    • 提供者:Defton
  1. FIR_chanbing

    0下载:
  2. 串并结构的FIR滤波器,Verilog语言编写,希望对大家有帮助-String and the structure of FIR filter, Verilog language, we want to help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:12.97kb
    • 提供者:
  1. IDT

    0下载:
  2. IDT频率综合器接口程序和应用实例,外加IDT的行为模型-IDT frequency synthesizer interface program and application examples, plus a behavioral model of the IDT
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:12.97kb
    • 提供者:Messi
« 1 2 ... .16 .17 .18 .19 .20 3021.22 .23 .24 .25 .26 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭