资源列表
edge_catch
- 信号去抖动处理程序，通常在时钟沿到来时，信号出现不稳定，这个程序可以处理-signal process jitter
FPGA
- FPGA开发技术相关资料，可以提供给新手，中手用来进行相关内容的加深学习。-FPGA development technology-related information can be provided to the novice, the hand used to deepen the study of relevant content.
Regfile
- 利用Xilinx ISE14.3，用Verilog HDL 语言编写的计算器与寄存器堆程序，在Spartan Ⅲ板上调试通过。-Use Xilinx ISE14.3, using Verilog HDL language of computers and register file program, Spartan Ⅲ board through debugging.
multi_cpu
- 用xilinx ISE 14.3开发的多周期CPU系统，开发语言为verilog HDL.仿真调试与实际测试均已通过-Using xilinx ISE 14.3 development of multi-cycle CPU system, development language for verilog HDL. Simulation debugging and practical tests have passed
lab5
- 用xilinx ISE14.3开发的单周期CPU系统，面向spartan Ⅲ板，仿真调试与实际测试均已通过。-Developed by xilinx ISE14.3 single-cycle CPU system, facing the spartan Ⅲ board simulation debugging and practical tests have passed.
KEY4X4_1
- CPLD/FPGA，VHDL语言实现键盘按钮扫描，键盘扫描程序-CPLD/FPGA, VHDL language keyboard button scanning, keyboard scanning procedures
lab2parte1
- We want to show the values set through the switches SW8-1 on the 7-segment display and HEX0 Hex1. Values are denoted SW4 and SW8-5-one, shown in Hex1 and diplays HEX0, respectively. Your circuit must be able to show the digits 0
AD9226
- 一个AD9226芯片的驱动，用FPGA写的。虽然简单，但是希望对各位有帮助-An AD9226 chip driver, FPGA written. Though simple, but I hope you will help
cc
- 自己写的一个简单模拟电话计费功能的代码，采用Verilog，用的是Xilinx的Spartan 3E-To write a simple function analog telephone billing code, Verilog, using the Xilinx Spartan 3E
LCD12864
- 利用语言实现LCD1602显示，较简单，易懂，并附有简单说明 ，verilog 学-The use of language LCD1602 display
cpu
- 8位实验CPU设计利用设计好的指令系统，编写汇编代码，以便测试所有设计的指令及指令涉及的相关功能。设计好测试用的汇编代码后，然后利用Quartus II软件附带的DebugController,编写汇编编译规则。接着，利用DebugController软件把汇编编译之后的二进制代码置入到所采用的存储器中，并对设计好的8位CPU进行测试。-Eight experiments designed CPU design using the instruction set, write assembly
rom_mem
- 设计14×6 位的ROM，其结构图如图1 所示。其中，reset 为复位按钮，可以采用TEC-CA 平台上的复位脉冲，对应ACEX1K100 型号芯片的管脚ID 为83，Cyclone 的则为240；clock 为时钟脉冲源，可采用TEC-CA 平台上单脉冲按钮，对应ACEX1K100 型号芯片管脚ID 为 79，Cyclone 的则为29；dout 为ROM 单元的输出引脚。-Design 146 of the ROM, the structure shown in Figure