CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .50 .51 .52 .53 .54 3155.56 .57 .58 .59 .60 ... 4323 »
  1. LCD12864

    0下载:
  2. 本实验是用LCD12864显示英文 显示 Our FPGA EDA NIOS II SOPC FPGA-This experiment is displayed in English LCD12864 Show Our FPGA EDA NIOS II SOPC FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:972byte
    • 提供者:jame
  1. ps2_keyboard_test

    0下载:
  2. FPGA通过ps2接收键盘数据,然后把接收到的字母A到Z键值转换相应的ASII码,通过串口发送到PC机上。 实验时,需要接键盘,还要用调试助手,下载程序后,在键盘上按下一个键,比如A,则在PC调试助手上可看到A -FPGA receives data via the keyboard ps2, and then received the letters A through Z keys corresponding conversion ASII code sent to the PC v
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:569byte
    • 提供者:jame
  1. uart

    0下载:
  2. PC机上开串口调试助手,发送一个字符到开发板(中间通过串口线相连) FPGA收到字符后,回发给PC机上,在串口助手上显示 -Open the PC serial debugging assistant, to send a character to the development board (middle connected by a serial line) After the FPGA received character is sent back to the PC, is
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:731byte
    • 提供者:jame
  1. beep

    0下载:
  2. 蜂鸣器输出报警声实验 滴。。滴。。滴。。 -Buzzer output alarm sound experiment Drops. . Drops. . Drops. .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:775byte
    • 提供者:jame
  1. i2c_4163okok

    0下载:
  2. 利用Altera的Qsys生成片上系统SOC,利用CPU进行I2C的配置电路。-Use of Altera s Qsys generation system on chip SOC, the use of the CPU I2C configuration circuitry.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.38mb
    • 提供者:520yunping1314
  1. EDA

    0下载:
  2. 电子时钟 基于VHDL设计的建议电子时钟-DIGTAL CLOCK
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.38mb
    • 提供者:李戴维
  1. switch_9

    0下载:
  2. 使用systemverilog语言写的4端*换机,你可以学习使用systemverilog-use systemverilog write 4 port switch,you can learing systemverilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:60kb
    • 提供者:田波
  1. XN703A_PRX

    0下载:
  2. 西南集成XN703A接收端移植代码,自己移植的,有些累赘代码没删-Southwest Integrated XN703A receiving end porting code, their transplant, did not delete some redundant code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-15
    • 文件大小:22.6mb
    • 提供者:Hhw
  1. p21

    0下载:
  2. mips pipeline的源代码,很简洁,很适合新手使用。大学三年级的必修课。-mips pipeline source code, very simple, very suitable for beginners to use. University of grade three compulsory.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:4.51kb
    • 提供者:张伟
  1. DAC900

    0下载:
  2. 自己写的,FPGA为Cyclone ep1c12q240c8,dac芯片是DAC900。fpga内置ram存储波形数据,发送给dac900产生波形。用VerilogHDL编写。-Write your own, FPGA as Cyclone ep1c12q240c8, dac chip is DAC900. Built-ram fpga store waveform data, waveform generated is sent to dac900. Written VerilogHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-18
    • 文件大小:26.17mb
    • 提供者:xiexin
  1. shumaguan-Verilog

    0下载:
  2. 简单的数码管电路设计实现代码 verilog-Simple digital circuit design implementation code verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:22.44kb
    • 提供者:夏沐
  1. IPRAM

    0下载:
  2. FPGA内置RAM,调用tools里面的IP核,生成一个双口的RAM,用来存储数据。然后可以用SignalTAP II查看波形或者数据。-FPGA built-in RAM, which is called IP core tools to generate a dual port RAM, used to store data. You can then view the waveform or use SignalTAP II data.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.89mb
    • 提供者:xiexin
« 1 2 ... .50 .51 .52 .53 .54 3155.56 .57 .58 .59 .60 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭