CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .55 .56 .57 .58 .59 3160.61 .62 .63 .64 .65 ... 4323 »
  1. rom123

    0下载:
  2. 利用ise中的ip核,实现rom的基本功能,通过此程序,学习掌握rom的工作原理及特性-In ise the, using ip core, implement basic functions of the rom and learning to master the working principle and characteristics of the rom
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:451.82kb
    • 提供者:王碧琳
  1. control_1

    0下载:
  2. 在VHDL开发环境中,实现单片机的cpu的控制器,从存储器中逐条取指令,并进行译码,通过控制电路,完成各种指令操作-In VHDL development environment, to achieve single-chip controller cpu, one by fetching instructions from memory and decodes the control circuit, complete a variety of instruction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.37mb
    • 提供者:王碧琳
  1. add_success

    0下载:
  2. 在ise中,实现两个ip核分别做加数和被加数,并将结果存在另一个ip-In ise, the realization of two summand and ip nuclear summand were done, and the results there is another ip
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.89mb
    • 提供者:王碧琳
  1. mov

    0下载:
  2. 完成了单片机的cpu操作系统中,指令集的数据传送类指令-Complete microcontroller cpu operating systems, data transfer instruction class instruction set
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.05mb
    • 提供者:王碧琳
  1. gate_vhdl

    0下载:
  2. 移位寄存器。 移位寄存器。 移位寄存器。 -Shift register. Shift register. Shift register. Shift register. Shift register. Shift register.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:701.68kb
    • 提供者:徐得森
  1. Verilog

    0下载:
  2. 按键消抖控制LED程序.键值变化开始计时 10ms-LED key debounce control program. Keys change start time 10ms
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:104.75kb
    • 提供者:邓宇
  1. iic

    0下载:
  2. 用vhdl实现iir总线仿真 对于vhdl初学者很有帮助-Iir bus simulation using vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:13.37kb
    • 提供者:lauile
  1. liushuishichazhaobiao

    0下载:
  2. (一)取得I1,取得I2。 (二)正值化I1 和I2。 (三)正值化后的I1 和I2 送往查表。 (四)取得查表结果Q1_Sig 和Q2_Sig 然后相减-(a) to obtain I1, I2. (two) in I1 and I2. (three) in after I1 and I2 to the table. (four) obtain look-up table results of Q1_Sig and Q2_Sig and then subtracting
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:857byte
    • 提供者:yuzhuangzhi
  1. qam16

    0下载:
  2. 实现16进制的QAM调制, 编译通过-Achieve 16 to 229 QAM modulation, achieve 16 to 229 QAM modulation, compiled by
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:771.03kb
    • 提供者:孙靖逸
  1. alteraFPGA_RS232_communication

    0下载:
  2. 基于alteraFPGA的RS232与电脑端的通信例程-RS232 and PC-based communication routines of alteraFPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:525.55kb
    • 提供者:Gary
  1. alteraFPGA_SRAM_read_write_test

    0下载:
  2. 基于alteraFPGA的SDRAM读写测试例程-Based alteraFPGA the SDRAM read and write test routines
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:156.73kb
    • 提供者:Gary
  1. alteraFPGA_state_machine

    0下载:
  2. 基于alteraFPGA的有限状态机例程-Based on finite state machine routines alteraFPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:306.08kb
    • 提供者:Gary
« 1 2 ... .55 .56 .57 .58 .59 3160.61 .62 .63 .64 .65 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭