CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .49 .50 .51 .52 .53 3154.55 .56 .57 .58 .59 ... 4323 »
  1. UartTxd

    0下载:
  2. 基于xilinx FPGA的常规串口发送模块设计-Xilinx FPGA-based conventional serial transmission module design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:236.76kb
    • 提供者:王建
  1. UartRxd

    0下载:
  2. 基于xilinx FPGA的常规的串口接受模块设计-Xilinx FPGA-based conventional serial port to accept modular design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:164.46kb
    • 提供者:王建
  1. VGA1

    0下载:
  2. 基于xilinx FPGA的VGA变色输出实验-Xilinx FPGA-based VGA color output of the experiment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:258.01kb
    • 提供者:王建
  1. VGA2

    0下载:
  2. 基于xilinx FPGA的VGA变色方块屏保-Xilinx FPGA-based VGA-color box screensavers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:348.29kb
    • 提供者:王建
  1. SPI_Wr_Rd

    0下载:
  2. 基于xilinx FPGA的SPI通信协议实现-Xilinx FPGA-based SPI communication protocol
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:479.87kb
    • 提供者:王建
  1. PS2Uart

    0下载:
  2. 基于xilinx FPGA的PS2键盘解码实验-PS2 keyboard xilinx FPGA-based decoding experiments
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:309.78kb
    • 提供者:王建
  1. FPGA-shiyan

    0下载:
  2. 原创的DE2开发板实验指导书实验的部分代码 个人已经验证了-Original DE2 board guide books experiments have verified the individual parts of the code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.41mb
    • 提供者:程思
  1. bayer_to_rgb

    0下载:
  2. bayer转RGB的图像处理算法。应用梯度算法解决图像边缘增强问题。-bayer to RGB image processing algorithms. Application gradient image edge enhancement algorithms to solve the problem.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.55kb
    • 提供者:妮妮
  1. chufaqi

    0下载:
  2. 用vhdl编写的N位除法器,适合初学者学习和编程- written in VHDL a N divider, suitable for beginners to learn and program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:358.53kb
    • 提供者:辰南
  1. sy2

    0下载:
  2. 用vhdl编写的一个状态机,主要用于将串行AD ltc1196采集的数据转换成并行输出-Use VHDL to write a state machine, mainly used for converting data from the serial AD ltc1196 parallel output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:293.16kb
    • 提供者:辰南
  1. stopwatch-based-on-VHDL

    0下载:
  2. 基于VHDL的电子秒表的设计,使用VHDL语言描述一个秒表电路,利用QuantusII软件进行源程序设计,编译,仿真,最后形成下载文件下载至装有FPGA芯片的实验箱,进行硬件测试,要求实现秒表功能。-Design of electronic stopwatch based on VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:754byte
    • 提供者:煌釨
  1. lcd

    0下载:
  2. 本实验是用LCD1602显示英文 显示“HELLO WORLD!-This experiment is LCD1602 display in English Display "HELLO WORLD!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:751byte
    • 提供者:jame
« 1 2 ... .49 .50 .51 .52 .53 3154.55 .56 .57 .58 .59 ... 4323 »
搜珍网 www.dssz.com