资源列表
single-CPU
- 单时钟CPU设计，spartan 3e板上试验通过，支持部分mips指令，内含示例mips代码及二进制文件-Single CPU clock design, spartan 3e board test passed, support some mips instruction, containing sample code and binary files mips
i2c
- 基于verilog的i2c总线协议Based on the i2c bus protocol verilog-Based on the i2c bus protocol verilog
white
- 基于verilog的VGA白屏测试程序，可在xilinx的basys2开发板上直接运行-Verilog VGA-based black and white test program can be run directly on the basys2 xilinx development board
FPGA_uart
- 利用FPGA实现串口数据和电脑之间的相互发送和接收-Using FPGA to achieve mutually send and receive serial data between computer
digital_clock
- FPGA数字时钟，基于verilogHDL-FPGA digital clock, based verilogHDL
elevator
- 电梯控制系统 （1） 电梯有14层，复位后停在地下一层，即0层。 （2） 通过置数功能，可以设定现在所处楼层数。 （3） 设置好想要到的楼层后按下up或down开关，up或down相应指示灯点亮，电梯运行。 （4） 在电梯运行过程中，相应楼层指示灯点亮，数码管显示楼层数，到达目的楼层后，停止指示灯点亮，up或down指示灯熄灭。 （5） 电梯每1秒上升或下降一层。 -elevator control system
c_motor
- vhdl实现的直流电机控制器 通用程序 对不同fpga/cpld，可能需要修改部分源代码。-vhdl to DC motor controller General Procedure Different fpga/cpld, may need to modify some of the source code.
ComplexMult
- xilinx 复数乘法ip核调用 含测试程序 vhdl语言-xilinx ip nuclear complex multiplication vhdl language calling with test procedures
Divider
- xilinx 除法ip核调用 含测试程序 vhdl语言-xilinx ip nuclear division calls including test procedures vhdl language
naozhong
- 闹钟程序，可以用来设置闹铃，并会报警，提示你时间-can set a clock and warming time
Mold-sixty-counter
- 基于FPGA的模六十计数器设计。在xilinx上运行。-FPGA-based design mold sixty counter. Runs on xilinx.
fenping_VHDL
- 这是一个任意分频器 稍微改动里面的数据 就可以进行分频（VHDL编写）-This is a slightly altered any data inside divider can be divided by (VHDL written)