CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .61 .62 .63 .64 .65 3166.67 .68 .69 .70 .71 ... 4323 »
  1. jiaotongdeng

    0下载:
  2. 这是基于verilog hdl的交通灯源代码,实现40秒绿灯5秒黄灯,共45秒的红灯。试过可以的。大家可以-This is based on the traffic lights verilog hdl source code, 40 seconds yellow green 5 seconds, 45 seconds, the red light. Tried possible. We can look at
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:228.68kb
    • 提供者:朱枫
  1. shuzishizhong

    0下载:
  2. 这是基于verilog hdl的数字时钟源代码,能够实现时分秒的计时,可以手动进行调时与调分。-This is based on the digital clock verilog hdl source code, can be achieved when every minute of the time, you can adjust the time manually adjusting points.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:364.55kb
    • 提供者:朱枫
  1. nocem

    0下载:
  2. 基于VHDL硬件描述语言,实现了一款硬件片上网络模拟器,对网络接口桥的实现也有所介绍。-NoCem is an integrated emulation environment for Network on a Chip research. Network on Chips are used for processing elements on a single die to communate over a packet switched network. This is in contr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:188.86kb
    • 提供者:云海
  1. wb_dma_latest.tar

    0下载:
  2. 这是一个简单IP核的DMA桥,他有两个WISHBONE接口,该平台可实现在两个相同或不同接口之间DMA数据的搬运。-This is a simple DMA/Bridge IP core. It has two WISHBONE interface. It can perform DMA transfers between the two interfaces or on the same interfaces.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:139.86kb
    • 提供者:云海
  1. DE2-usb-isp1362-2007-08-18

    0下载:
  2. USB host project with Altera DE2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.87mb
    • 提供者:Christian Wang
  1. LED

    0下载:
  2. 流水灯,实现几个led灯 的轮流点亮,可以控制速度。-Water lights, led lights to achieve a few turns lit, you can control the speed.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:261.83kb
    • 提供者:charley
  1. nios2_led_one

    0下载:
  2. 使用nios2点亮一个led灯,使用软件quartus13.0,开发板de2-115-nios2 led quartus13.0 de2-115
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.3mb
    • 提供者:dove
  1. keyboard_verilog

    0下载:
  2. 实现键盘发送字段功能,当键盘按下一个按键后FPGA通过解码做出相应响应。然后转换为显示码。-Sent field of keyboard functions when you press a keyboard key FPGA responds accordingly by decoding. Then converted to display code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:951.06kb
    • 提供者:吕森
  1. DE2_70-1

    0下载:
  2. DE2_70友晶的开发板的中文说明书,而且是DOC版本的-DE2_70 Terasic development board instructions in Chinese, but DOC version
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:7.81mb
    • 提供者:dmi7
  1. DW8051

    0下载:
  2. verilog代码,51内核,是DW8051,8K ram 64K rom强大版本-verilog code, 51 cores, is DW8051, 8K ram 64K rom powerful version
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:71.14kb
    • 提供者:张文海
  1. DW8051_Databook

    0下载:
  2. DW8051的说明文档,强档齐全,英文的,你值得拥有-DW8051 documentation, premium range, in English, you deserve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.12mb
    • 提供者:张文海
  1. ALU

    0下载:
  2. 在Sparten3E上实现4位操作数、3位指令ALU功能,包含7段数码管的译码显示。具有异步清零功能。-Implemented on Sparten3E 4-bit operand, 3 instruction ALU functions, including the 7-segment display decoder. With asynchronous clear function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:234.37kb
    • 提供者:潘海智
« 1 2 ... .61 .62 .63 .64 .65 3166.67 .68 .69 .70 .71 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭